埋入式dram器件及其形成方法
【技术领域】
[0001]本发明涉及半导体制造领域，具体涉及一种埋入式DRAM器件及其形成方法。
【背景技术】
[0002]随着半导体产业的不断发展，具有存储功能的半导体器件占有愈发重要的地位。以动态随机存取存储器(Dynamic Random Access Memory, DRAM)为例,DRAM分类中的埋入式动态随机存取存储器(embedded DRAM, eDRAM)因其具有更高的操作速度以及集成度，已经被逐渐运用于市场。
[0003]但是，由于eDRAM器件的生产过程较为繁杂且与现有的常规半导体器件的生产工艺兼容性差，在制作这一类器件时需要耗费较多的人力物力。另一方面，即使eDRAM器件的性能相比传统的存储器件有所提升，随着市场需求的发展，eDRAM器件的性能仍需要进一步提闻。
[0004]因此，如何简化eDRAM器件的制作流程，并提升eDRAM器件的性能，成为本领域技术人员亟待解决的技术问题之一。
【发明内容】
[0005]本发明解决的问题提供一种埋入式DRAM器件及其形成方法，以简化eDRAM器件的制作流程并提升eDRAM器件的性能。
[0006]为解决上述问题，本发明提供一种埋入式DRAM器件的形成方法，包括:
[0007]提供衬底，所述衬底包括存储器件区以及至少一个逻辑器件区；
[0008]在逻辑器件区的衬底上形成第一栅极并在存储器件区的衬底上形成第二栅极，
[0009]在第一栅极两侧的衬底上形成逻辑晶体管的源极和漏极，并在第二栅极两侧的衬底上形成通道晶体管的源极和漏极；
[0010]在所述通道晶体管的源极或者漏极上依次形成电介质层以及金属层，所述电介质层、金属层与所述通道晶体管的源极或者漏极用于构成电容器。
[0011]可选的，提供衬底的步骤包括:
[0012]提供半导体基底；
[0013]在所述半导体基底上形成绝缘层；
[0014]在所述绝缘层上形成半导体层。
[0015]可选的，在逻辑器件区的衬底上形成第一栅极并在存储器件区的衬底上形成第二栅极的步骤包括:
[0016]所述第一栅极以及第二栅极分别为第一伪栅和第二伪栅；
[0017]在第一栅极两侧的衬底上形成逻辑晶体管的源极和漏极，并在第二栅极两侧的衬底上形成通道晶体管的源极和漏极的步骤之后，所述形成方法还包括:
[0018]去除所述第一伪栅和第二伪栅，并在所述第一伪栅和第二伪栅的位置形成第一金属栅极和第二金属栅极。
[0019]可选的，去除第一伪栅以及第二伪栅的步骤包括:
[0020]在所述衬底上形成覆盖所述第一伪栅以及第二伪栅的介质层；
[0021]平坦化所述介质层使所述第一伪栅以及第二伪栅从所述介质层露出；
[0022]去除部分所述介质层，以露出所述通道晶体管的源极和漏极的其中之一；
[0023]刻蚀以去除所述第一伪栅以及第二伪栅，以在所述介质层中形成第一开口和第二开口 ；
[0024]形成第一金属栅极和第二金属栅极的步骤包括:
[0025]在所述第一开口、第二开口底部以及在露出的通道晶体管的源极或者漏极表面形成电介质材料，其中，位于第一开口、第二开口底部的电介质材料分别为所述第一金属栅极和第二金属栅极的栅介质层，位于露出的存储器件区中的源极或者漏极表面的电介质材料为所述电容器的电介质层；
[0026]在所述第一开口、第二开口中以及所述电介质层上形成金属材料层，其中位于第一开口、第二开口中的金属材料层形成所述第一金属栅极和第二金属栅极，位于所述电介质层上的金属材料层为所述电容器的金属层。
[0027]可选的，所述电介质材料为高K介质材料。
[0028]可选的，形成金属材料层的步骤包括:
[0029]在所述第一开口、第二开口中、电介质层以及露出的通道晶体管的源极或者漏极表面形成金属材料层，平坦化所述金属材料层，使所述电容器的金属层的表面与所述第一金属栅极和第二金属栅极的表面齐平。
[0030]可选的，提供衬底的步骤之后，在逻辑器件区的衬底上形成第一栅极并在存储器件区的衬底上形成第二栅极的步骤之前，所述形成方法还包括:
[0031]对所述衬底位于逻辑器件区以及存储器件区的部分进行掺杂；
[0032]形成源极和漏极的步骤包括，使形成的逻辑晶体管和通道晶体管的源极和漏极的掺杂类型与衬底的掺杂类型相同，进而形成无结型的通道晶体管和无结型的逻辑晶体管。
[0033]可选的，对衬底位于逻辑器件区以及存储器件区的部分进行掺杂的步骤包括:
[0034]使所述衬底中掺杂离子的掺杂浓度从衬底表面到衬底中心逐渐减小。
[0035]可选的，在第一栅极两侧的衬底上形成逻辑晶体管的源极和漏极，并在第二栅极两侧的衬底上形成通道晶体管的源极和漏极的步骤包括:
[0036]分别在所述第一栅极和第二栅极的两侧形成凸出于所述衬底表面的源极和漏极。
[0037]可选的，采用外延生长的方式形成凸出于衬底表面的源极和漏极。
[0038]可选的，形成凸出于所述衬底的表面的源极和漏极的步骤包括:形成硅或者锗硅材料的源极和漏极。
[0039]可选的，在第一栅极两侧的衬底上形成逻辑晶体管的源极和漏极，并在第二栅极两侧的衬底上形成通道晶体管的源极和漏极的步骤之后，形成第一金属栅极和第二金属栅极的步骤之前，还包括:
[0040]在所述逻辑晶体管以及通道晶体管的源极和漏极的表面形成金属硅化物层。
[0041]可选的，所述电容器的金属层为钨或者铝金属层。
[0042]可选的，所述电容器的电介质层的厚度在1.5纳米?3纳米的范围内。
[0043]一种埋入式DRAM器件,包括:
[0044]衬底，所述衬底包括存储器件区以及至少一个逻辑器件区；
[0045]位于所述衬底的存储器件区中的通道晶体管和电容器以及位于所述逻辑器件区中的逻辑晶体管；
[0046]所述通道晶体管的源极或者漏极上依次形成有电介质层和金属层，所述通道晶体管的源极或者漏极、所述电介质层以及所述金属层用于构成电容器。
[0047]可选的，所述逻辑晶体管以及通道晶体管的源极和漏极的表面具有金属硅化物层。
[0048]可选的，所述逻辑晶体管以及通道晶体管的栅极为金属栅极，所述金属层与所述金属栅极的材料相同。
[0049]可选的，所述电容器的金属层为钨或者铝金属层。
[0050]可选的，所述电容器的电介质层的厚度在1.5纳米?3纳米的范围内。
[0051]可选的，所述电容器的金属层表面与所述逻辑晶体管以及通道晶体管的栅极表面齐平。
[0052]与现有技术相比，本发明的技术方案具有以下优点:
[0053]本发明在衬底的逻辑器件区以及存储器件区中形成逻辑晶体管(logictransistor)和通道晶体管(pass transistor),并在所述通道晶体管的源极或者漏极上依次形成电介质层以及金属层，所述电介质层、金属层与所述通道晶体管的源极或者漏极共同形成电容器，所述电容器与所述通道晶体管共同形成存储器件，与现有技术先形成电容器的方式相比，本发明的制作流程通过在通道晶体管的源极或者漏极上形成电介质层以及金属层来形成存储器件的电容器，不需要像现有技术一样专门在衬底中形成深沟槽来形成电容器，由于器件尺寸越来越小，现有技术在形成深沟槽时的困难也较大，因此本发明的方法在一定程度上减小了制作难度。
[0054]并且，本发明相对于现有技术在制作流程上更加兼容常规流程，因为现有技术在形成衬底后便需要形成深沟槽，也就是说，在实际操作中，需要打破常规流程额外添加一道制作深沟槽的步骤。相比之下，本发明不需要而外增加步骤，只需按照常规流程制作逻辑晶体管和通道晶体管，然后在通道晶体管的源极或者漏极上形成电介质层以及金属层便可以形成存储器件的电容器，与常规流程的兼容性更好。
[0055]进一步，本发明采用后栅工艺，也就是先形成伪栅，在形成源极漏极之后，再去除伪栅形成器件的栅极，这样形成的栅极受到其他工艺步骤的影响较小，有利于提升整个器件的性能。
[0056]进一步，在通道晶体管或者逻辑晶体管关断时，由于电场强度与距离成反比，与掺杂区表面距离越大则电场强度越小，进而与掺杂区表面距离较大的载流子不容易被耗尽；本发明使掺杂浓度从衬底表面到衬底中心逐渐减小，而减少了与沟道区上表面距离较大的载流子的数量，这样可以使掺杂区中的载流子尽量地被耗尽，进而减小了形成的道晶体管以及逻辑晶体管关断时发生漏电的几率。
[0057]进一步，使形成的源极和漏极的掺杂类型与衬底的掺杂类型相同，进而形成无结通道晶体管和无结逻辑晶体管，相对于现有技术中的PN结晶体管，本发明的无结通道晶体管和逻辑晶体管由于和衬底掺杂类型一致，掺杂相对更加简便，且无结晶体管可以抑制短沟道效应，在几个纳米尺寸下仍然可以工作，这有利于提升器件的性能。
【附图说明】
[0058