]图1至图10是本发明埋入式DRAM器件的形成方法一实施例中各个步骤的结构示意图。
【具体实施方式】
[0059]在现有技术中制作eDRAM器件的过程比较繁琐，原因之一是由于eDRAM器件需要在晶体管中加入电容器结构。
[0060]现有技术中采用的方式是在衬底上刻蚀形成一个深沟槽(de印trench)，然后在深沟槽中依次形成半导体层、介电层以及另一半导体层，这样所述半导体层、介电层以及另一半导体层便形成所述电容器；在形成电容器之后，再形成eDRAM器件的逻辑部分以及存储部分，例如栅极、源极和漏极。
[0061]但是这种方法与现行的制造半导体的常规流程差别较大，因为常规流程一般是按照衬底一栅极一源极/漏极的主要步骤进行的，现有技术中的制造方法意味着要在形成衬底的步骤之后额外增加形成电容器的工序，也就是说，现有的形成eDRAM器件的过程与常规工艺流程兼容性差，这会导致整个制作工艺变得复杂而繁琐，制作进度也受到影响。
[0062]另一方面，由于现有技术中制作eDRAM器件的电容器需要形成深沟槽，在半导体器件特征尺寸逐渐减小的趋势之下，形成深沟槽并在深沟槽中覆盖各种材料层的难度也愈发增加，不仅工艺难度增大，覆盖各种材料层的效果可能也不够理想，这会在一定程度上对器件制作良率、器件本身的性能造成影响。
[0063]为此，本发明提供一种埋入式DRAM器件的形成方法，包括以下步骤:
[0064]提供衬底，所述衬底包括存储器件区以及至少一个逻辑器件区；在逻辑器件区的衬底上形成第一栅极并在存储器件区的衬底上形成第二栅极，在第一栅极两侧的衬底上形成逻辑晶体管的源极和漏极，并在第二栅极两侧的衬底上形成通道晶体管的源极和漏极；在所述通道晶体管的源极或者漏极上依次形成电介质层以及金属层，所述电介质层、金属层与所述通道晶体管的源极或者漏极用于构成电容器。
[0065]通过上述步骤，本发明的制作流程通过在通道晶体管的源极或者漏极上形成电介质层以及金属层来形成存储器件的电容器，不需要像现有技术一样专门在衬底中形成深沟槽来形成电容器，由于器件尺寸越来越小，现有技术在形成深沟槽时的困难也较大，因此本发明的方法在一定程度上减小了制作难度。
[0066]并且，本发明相对于现有技术在制作流程上更加兼容常规流程，因为现有技术在形成衬底后便需要形成深沟槽，也就是说，在实际操作中，需要打破晶体管常规流程额外添加一道制作深沟槽的步骤。相比之下，本发明不需要而外增加步骤，只需按照常规流程制作逻辑晶体管和通道晶体管，然后在通道晶体管的源极或者漏极上形成电介质层以及金属层便可以形成存储器件的电容器，与常规流程的兼容性更好。
[0067]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例作详细的说明。
[0068]图1至图10是本发明埋入式DRAM器件的形成方法一实施例中各个步骤的结构示意图。
[0069]本实施例以形成平面型的无结型(junct1nless)的通道晶体管和无结型的逻辑晶体管为例。
[0070]首先参考图1，提供衬底，所述衬底包括存储器件区20以及至少一个逻辑器件区10，存储器件区20以及逻辑器件区10分别用于在后续的步骤中形成存储器件以及逻辑晶体管。
[0071]在本实施例中，所述衬底为绝缘体上娃结构(Silicon On Insulator, SOI)的衬底，具体来说，提供衬底的步骤包括以下分步骤:
[0072]提供半导体基底100 ;在本实施例中，所述半导体基底100为硅基底；
[0073]在所述半导体基底100上形成绝缘层110 ;在本实施例中，所述绝缘层110可以是二氧化硅材料；
[0074]在所述半导体基底100上形成半导体层120 ;所述半导体层120用于在后续步骤形成存储器件以及逻辑晶体管。如前文所述，本实施例形成的晶体管结构为平面型晶体管，在本发明的其他实施例中也可以形成如FinFET等其他结构的晶体管，此时，所述半导体层120也可以是FinFET晶体管的鳍(Fin)。
[0075]需要说明的是，本实施例图1中的半导体层120的数量为多个，且相邻半导体层120之间相互断开，在断开部分可以形成有例如隔离结构等的其他结构。但是本发明对所述半导体层120是否必须断开不作限定。
[0076]在本实施例中，在形成半导体层120之后，形成逻辑晶体管和通道晶体管之前，还对所述衬底位于逻辑器件区10以及存储器件区20的部分进行掺杂，具体来说，是对衬底中所述半导体层120分别位于逻辑器件区10以及存储器件区20的部分进行掺杂，进而形成?多杂区。
[0077]本实施例中以形成η型埋入式DRAM器件，相应地，所述掺杂步骤包括:对所述半导体层120进行η型离子掺杂，形成η型掺杂区。
[0078]需要说明的是，在进行所述掺杂时使所述衬底中掺杂离子的掺杂浓度从衬底表面到衬底中心逐渐减小，更具体地说，使半导体层120中掺杂离子的掺杂浓度从衬底表面到衬底中心逐渐减小，这样有利于后续形成的逻辑晶体管和通道晶体管的关断，进而减小漏电程度。其原因在于，在通道晶体管或者逻辑晶体管关断时，由于电场强度与距离成反比，与掺杂区表面距离越大则电场强度越小，进而与掺杂区表面距离较大的载流子不容易被耗尽；本发明使掺杂浓度从衬底(本实施例中为半导体层120)表面到衬底中心逐渐减小，减少了衬底中与沟道区上表面距离较大的载流子的数量，这样可以使掺杂区中的载流子尽量地被耗尽，进而减小了形成的通道晶体管以及逻辑晶体管关断时发生漏电的几率。
[0079]然后参考图2，在本实施例中，采用后栅工艺形成所述通道晶体管和逻辑晶体管，也就是说，形成的第一栅极以及第二栅极分别为第一伪栅130b和第二伪栅130a。
[0080]具体来说，先在逻辑器件区10和存储器件区20的所述半导体层120上分别形成各自的栅氧层131，然后在逻辑器件区10对应的栅氧层131形成第一伪栅130b，同时在存储器件区20对应的栅氧层131上形成第二伪栅130a。
[0081]具体的，所述第一伪栅130b和第二伪栅130a可以采用多晶硅作为材料，所述栅氧层131可以采用二氧化硅作为材料。此处为现有技术，本发明对此不作赘述，同时也不作任何限定。
[0082]此外需要说明的是，本实施例中在所述存储器件区20中形成一个伪栅，也就是说，在后续步骤中形成的通道晶体管中仅包括一个栅极。但是在本发明的其他实施例中，所述通道晶体管也可以是两个或者多个栅极，相应地在本步骤中也在存储器件区20中形成相应数量的伪栅。
[0083]另外，本发明对所述通道晶体管的栅极形状也不作限定，所述栅极的形状还可以是三面环绕所述半导体层120的Ω栅极(Omega gate)，或者是全环绕所述半导体层120的柱形栅极(cylindrical gate),本发明对此不作限定。相应的,本步骤在形成存储器件区20中的伪栅时也可以形成相应的形状。
[0084]接着参考图3，在形成在所述逻辑器件区10以及存储器件区20中的栅极两侧的衬底中分别形成源极和漏极的步骤之前，本实施例先在所述第一伪栅130b和第二伪栅130a的侧壁形成侧墙132，所述侧墙132可以减少后续形成源极、漏极时对第一伪栅130b和第二伪栅130a的影响，还有利于后续步骤中去除所述第一伪栅130b和第二伪栅130a。
[0085]具体来说，在本实施例中，可以采用化学气相沉积的方式形成所述侧墙132，这种方式形成的侧墙132的阶梯覆盖能力较好。
[0086]需要说明的是，在本实施例中，在所述半导体层120的侧壁也形成有侧墙122，但是这并不会影响本发明的实施。
[0087]参考图4，在形成所述侧墙122、132之后，在所述逻辑器件区10以及存储器件区20中的第一伪栅130b两侧的衬底处(也就是本实施例中的半导体层120上)形成第一源极150a以及第一漏极150b，并在第二伪栅130a两侧的半导体层120上处分别形成第二源极140a以及第二漏极140b,其中，所述第一源极150a以及第一漏极150b用于作为后续形成的逻辑晶体管的源极和漏极，所述第二源极140a以及第二漏极140b则用于作为后续形成的通道晶体管的源极和漏极。
[0088]在本实施例中，形成凸出于所述衬底的第一源极150a以及第一漏极150b和第二源极140a以及第二漏极140b (参考图4所示)。这种形状的源极或漏极具有更大的表面积，在后续形成电容器的步骤中，在所述通道晶体管的源极或者漏极上覆盖的电介质层以及金属层的面积也更大，基于电容大小与电容器面积成正比的原理，这种形状的源极或漏极能够增加形成电容器的电容。
[0089]具体来说，本实施例中的第一源极150a以及第一漏极150b和第二源极140a以及第二漏极140b可以采用外延生长的方式形成，所述外延生长的材料可以选用硅或者锗硅。但是本发明对采用何种方式形成所述第一源极150a以及第一漏极150b和第二源极140a以及第二漏极140b，以及形成何种材料的第一源极150a以及第一漏极150b和第二源极140a以及第二漏极140b不作限定。