嵌入式封装装置的制造方法
【技术领域】
[0001]本发明关于一种嵌入式封装装置；特别关于一种嵌入式封装装置，包括至少两个具有不同厚度的电子元件。
【背景技术】
[0002]嵌入式电子封装技术(embeddedelectronic packaging technologies)可降低装置的尺寸及成本，且对于各式电子产品皆具有高整合能力，因此发展相当快速。
[0003]然而，对现有的嵌入式封装技术而言，封装多个具有不同厚度的电子元件仍为一挑战。举例来说，为了覆盖及电性隔离该些具有不同厚度的电子元件，需要提供具有较大厚度的介电层(dielectric layer)，如此将妨碍嵌入式封装装置的微型化。此外，由于该些电子元件具有不同厚度，因而亦导致嵌入式封装装置的内部线路层(internal wiringlayer)的制作变得复杂。再者，传统嵌入式封装装置的热量逸散能力亦不佳。
【发明内容】
[0004]有鉴于前述现有问题点，本发明一实施例中提供一种嵌入式封装装置，包括一导线架、一第一半导体元件、一第二半导体元件、一无源元件、一第一介电层、多个第一导电柱以及一第一导电膜。第一半导体元件设置于导线架上。第二半导体元件设置于导线架上，且电性连接第一半导体元件。无源元件设置于导线架上，且电性连接第一半导体元件及第二半导体元件。第一介电层形成于导线架上，且覆盖第一半导体元件、第二半导体元件及无源元件。多个第一导电柱形成于第一介电层中。第一导电膜形成于第一介电层上，且透过该些第一导电柱电性连接第二半导体元件及导线架的至少其中之一。其中，第一半导体元件及第二半导体元件的至少其中之一以覆晶方式安装于导线架上。
[0005]本发明另一实施例中提供一种嵌入式封装装置，包括一导线架、一第一半导体元件、一第二半导体元件、一无源元件以及一第一介电层。导线架形成有一沉孔。第一半导体元件设置于导线架上。第二半导体元件设置于导线架上，且透过导线架电性连接第一半导体元件。其中，第二半导体元件及第一半导体元件具有不同厚度，且第一半导体元件或第二半导体元件设置于导线架的沉孔内，使得第二半导体元件及第一半导体元件的上表面具有相同高度。无源元件设置于导线架上。第一介电层形成于导线架上，且覆盖第一半导体元件、第二半导体元件及无源元件。
[0006]本发明另一实施例中提供一种嵌入式封装装置，包括一导线架、一高电压开关、一低电压开关、一无源元件、一第一介电层、多个第一导电柱以及一第一导电膜。导线架具有一第一部分、一第二部分、一第三部分及一第四部分。高电压开关设置于导线架上，且具有与导线架的第一部分电性连接的一第一漏极接垫、与导线架的第二部分电性连接的一第一栅极接垫及与导线架的第三部分电性连接的一第一源极接垫。低电压开关设置于导线架上，且具有与导线架的第三部分电性连接的一第二漏极接垫、与导线架的第四部分电性连接的一第二栅极接垫及与导线架的第二部分电性连接的一第二源极接垫。无源元件设置于导线架上，且具有与导线架的第二部分电性连接的一第一端子及与导线架的第三部分电性连接的一第二端子。第一介电层形成于导线架上，且覆盖高电压开关、低电压开关及无源元件。多个第一导电柱形成于第一介电层中。第一导电膜形成于第一介电层上，且透过该些第一导电柱电性连接低电压开关及导线架。
[0007]为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附附图，作详细说明如下。
【附图说明】
[0008]图1表示根据本发明一实施例的嵌入式封装装置的爆炸图。
[0009]图2表示图1中的导线架、第一半导体元件、第二半导体元件及无源元件的放大图。
[0010]图3表示图1中的第一介电层及多个第一导电柱形成于导线架上的示意图。
[0011 ]图4表不图3于另一视角的不意图。
[0012]图5表示图1中的第一导电膜形成于第一介电层上的示意图。
[0013]图6表示一级联开关电路(cascade switch circuit)的电路图，该级联开关电路包括第一半导体元件、第二半导体元件及无源元件。
[0014]图7表示图1中的第二介电层及多个第二导电柱形成于第一介电层及第一导电膜上的示意图。
[0015]图8表示图1中的嵌入式封装装置组装后的示意图。
[0016]【符号说明】
[0017]10?导线架；
[0018]11?第一部分；
[0019]12?第二部分；
[0020]13?第三部分；
[0021]14?第四部分；
[0022]15?第五部分；
[0023]16?沉孔；
[0024]16A?下表面；
[0025]21?第一半导体元件；
[0026]21S?第一源极接垫；
[0027]2ID?第一漏极接垫；
[0028]2IG?第一栅极接垫；
[0029]22?第二半导体元件；
[0030]22S?第二源极接垫；
[0031]22G?第二栅极接垫；
[0032]23?无源元件；
[0033]23A?第一端子；
[0034]23B?第二端子；
[0035]30?第一介电层；
[0036]40?第一导电柱；
[0037]50?第一导电膜；
[0038]51?第一部分；
[0039]52?第二部分；
[0040]53?第三部分；
[0041]60?第二介电层；
[0042]70?第二导电柱；
[0043]80?第二导电膜；
[0044]Dl?漏极端子；
[0045]D2?漏极端子；
[0046]Fl?上表面；
[0047]F2?下表面；
[0048]F3?下表面；
[0049]F4?上表面/第一表面；
[0050]F5?下表面/第二表面；
[0051]Gl?栅极端子；
[0052]G2?栅极端子；
[0053]P?介面材料；
[0054]SI?源极端子；
[0055]S2?源极端子；
[0056]Vdd ?电压。
【具体实施方式】
[0057]参见图1，根据本发明一实施例的嵌入式封装装置主要包括一导电架10、一第一半导体元件21、一第二半导体元件22、一无源元件23、一第一介电层30、多个第一导电柱
40、一第一导电膜50、一第二介电层60、多个第二导电柱70以及一第二导电膜80。
[0058]其中，本实施的嵌入式封装装置尤其可被应用在一功率(power)相关的产品，例如变压器或电源供应器。此外，第二半导体元件22及第一半导体元件21与无源元件23具有不同厚度。于本实施例中，第一半导体元件21及无源元件23的厚度相近，而第二半导体元件22的厚度相对小于第一半导体元件21及无源元件23。
[0059]参见图1及图2，导电架10具有多个图案化及分开的部分。于本实施例中，导电架10由金属材质构成，且具有一第一部分11、一第二部分12、一第三部分13、一第四部分14及一第五部分15。值得一提的是，导电架10形成有两个沉孔(counterbores) 16，其中每一个沉孔16的下表面16A低于导电架10的上表面Fl。
[0060]第二半导体元件22设置于导电架10的上表面Fl上，且第一半导体元件21及无源元件23设置于导电架10的该些沉孔16内。如此一来，可使得第二半导体元件22及第一半导体元件21与无源元件23的上表面具有相同或相近高度。
[0061]再者，第一半导体元件21、第二半导体元件22及无源元件23可透过一介面材料P(参见图2)安装于导电架10上。其中，介面材料P包括金属合金、锡膏、银胶或其他导电粘着剂。借此，第一半导体元件21、第二半导体元件22及无源元件23可透过导电架10相互电性连接。
[0062]需注意的是，于本实施例中的第一半导体元件21为一横向型元件(lateral-typecomponent)，例如为一高电压开关(High-Voltage switch，HV switch)。如图1 及图 2 所示，高电压开关21的下表面F3设有一第一源极接垫(first source pad) 21S、一第一漏极接垫(first drain pad) 21D及一第一栅极接垫(first gate pad) 21G，其中第一漏极接垫2