具有整合型电力供应的装置制造方法
【专利摘要】本文涉及一种具有整合型电力供应的装置，所揭露的是半导体装置及用于形成半导体装置的方法。半导体装置包含晶粒。晶粒包含具有第一与第二主表面的晶粒衬底。半导体装置包含置于晶粒衬底的第二主表面下方的电力模块。电力模块是透过硅穿孔接点电耦合于晶粒。
【专利说明】具有整合型电力供应的装置
【技术领域】
[0001]随着技术演变进入次微米时代，有期望将不同的电路组件整合到单一芯片或集成电路(IC)内。也有期望将不同芯片同时垂直地并且水平地整合到单一封装以形成2.5D或3D IC封装。然而，要将这些不同类型的装置整合在单一芯片或单一封装内是有困难。尤其是，这些装置中有某些可具有不同的电力需求。有时候，额外的稳压器(voltageregulators)或电荷泵(charge pumps)等可用于迎合需要不同电力供应的不同电路。因此，一般地使用额外的电路及长电力供应线以提供电力供应至整个芯片或封装。这些不合意地消耗大量电力以及芯片或封装空间并且对于提供电力至不同装置没有效果。
[0002]由前述说明，期望提供具有高电路效能的装置，其所需要的功耗较少及/或芯片或封装尺寸得以缩减。也期望提供强化可移植性(portability)的较小产品。另外，期望提供制程以供形成与未来用于形成2.5D与3D IC或封装的制程完全兼容的装置。
【发明内容】
[0003]具体实施例普遍地是关于半导体装置。在一具体实施例中，揭露的是半导体装置。半导体装置包含晶粒。晶粒包含具有第一与第二主表面的晶粒衬底。半导体装置包含置于晶粒衬底的第二主表面下方的电力模块。电力模块是经由硅穿孔(TSV)接点电耦合于晶粒。
[0004]在另一具体实施例中，呈现的是用于形成半导体装置的方法。本方法包含提供晶粒。晶粒包含具有第一与第二主表面的晶粒衬底。在晶粒衬底的第二主表面下方提供电力模块。电力模块是经由硅穿孔(TSV)接点电耦合于晶粒。
[0005]在又一具体实施例中，呈现的是用于形成半导体装置的方法。本方法包含提供具有第一与第二主表面的晶圆。在晶圆的第二主表面下方提供电力模块。电力模块是经由硅穿孔(TSV)接点电耦合于晶圆。
[0006]透过参考底下说明及附图，本文所揭露具体实施例的这些及其它优点及特征将明显。另外，应理解的是，本文所述各种具体实施例的特征不互斥并且可存在于各种组合及排列中。
【专利附图】
【附图说明】
[0007]在附图中，相似的参考组件符号在不同视图中普遍地意指相同的部分。还有，附图未必依照比例，反而在描述本发明的原理时普遍地予以强调。本发明的各个具体实施例是参考底下附图予以说明。
[0008]图1a至图1c表示半导体装置的一具体实施例的各种视图；
[0009]图2表示半导体的另一具体实施例；
[0010]图3a至图3c表示半导体装置的其它具体实施例；以及
[0011]图4至图5表示用于形成半导体装置的制程的各个具体实施例的流程图。【具体实施方式】
[0012]具体实施例是关于半导体装置或集成电路(IC)。半导体装置可包含一颗或多颗晶粒。对于超过一颗晶粒的情况，可将晶粒列置(arrange)在平面配置(arrangement)、垂直配置、或其组合中。例如，晶粒可包含内存装置、逻辑装置、通讯装置、光电装置、数字信号处理器(DPS)、微控制器、系统芯片(SOC)以及其它种装置或其组合。可将此半导体装置合并到如电话、计算机、行动智能型产品等电子产品或设备内。
[0013]图1a表示半导体装置100的一具体实施例的简化侧视图，而图1b则表示半导体装置的剖面图。请参阅图1a至图lb，半导体装置是具有晶粒110的装置封装。晶粒可为单粒化晶粒(singulated die)。例如,处理晶圆以具有多个晶粒。切割经处理的晶圆以使晶粒单粒化。
[0014]晶粒包含晶粒衬底115。晶粒衬底可为半导体衬底。例如，晶粒衬底可为娃衬底。其它种半导体衬底也可有作用。例如，晶粒衬底可为上覆娃绝缘体(silicon-on-1nsulator)、硅锗或其它种半导体衬底。晶粒衬底包含第一与第二主衬底表面116a、116b。第一主衬底表面116a例如可称为前端或有源(active)衬底表面，以及第二主表面116b例如可称为背端或无源(inactive)衬底表面。表面的其它名称(designation)也可有作用。
[0015]无源衬底表面可当作底部晶粒表面110b。底部晶粒表面可与介电层170连结(lined)。有源表面为电路组件140形成于其上的衬底的表面。组件例如包含具有栅极和源极/漏极(s/d)区的晶体管。提供其它种电路组件也可有作用。例如，衬底可包含主动(active)及被动(passive)组件的组合。
[0016]组件可通过设置于一或多个金属层级160 (metal level)的互连件164(interconnect)予以互连。金属层级例如是设置于衬底的第一表面上的介电层130之上。介电层作用为预金属介电(pre-metal dielectric, PMD)层。PMD层例如可为娃氧化物。其它种介电材料也可作用为PMD层。通常地，接点是用于将如晶体管的源极/漏极与栅极的前端装置连接至互连金属层(interconnect metal layer)。接点例如是鹤接点。其它种导电材料可作用为接点。第一金属层级(例如，MO)是设置在PMD层上。第一金属层级包含形成于内金属介电(intra-metal dielectric, I MD)层中的互连件164。互连件例如是铜或铜合金互连件。如铝(Al)等的其它种导电材料可用于形成互连件。
[0017]可于第一金属层级之上设置额外的金属层级。在互连介电(I⑶)层中形成金属层级。IO)层例如包含下与上部位。下部位作用为互层介电(inter-level dielectric, ILD)层，而上部位作用为内金属IMD层。IMD层包含金属层级(metal level)Mx的互连件164以及ILD包含导孔层级(via level) Vx的导孔接点162(via contact),其中x相当于金属层级的数目。例如，X是由I至顶部金属层级。导孔层级Vx的导孔接点将Mx的互连件耦合至下方金属层级Mx-1的互连件。层级或层的其它配置或名称也可有作用。
[0018]ILD层可为单一层或多层化介电堆栈。例如，单一层可用于作用为ILD与IMD两者或分离层(separate layers)是用于ILD与IMD。可在ILD与IMD层之间以及IO)层之间提供蚀刻中止层。对于多层化ICD，ILD与IMD可包含相同或不同的材料。
[0019]ICD的介电材料可包含低介电常数(LK)或超低介电常数(ULK)介电材料。可使用各种低介电常数或超低介电常数材料，如有机硅酸盐玻璃(OSG)、掺氟硅酸盐玻璃(FSG)或SiCOH0其它种介电材料也可有作用。例如，介电层可包含硅氧化物、如氟化硅氧化物(FSG)之类的掺硅氧化物、如硼磷酸盐硅酸盐玻璃(BPSG)与磷酸盐硅酸盐玻璃(PSG)之类的无掺杂或有掺杂硅酸盐玻璃、无掺杂或有掺杂热生长硅氧化物、无掺杂或有掺杂TEOS沉积硅氧化物。
[0020]顶部晶粒表面IlOa可包含稱合于金属层级中互连件的晶粒接触垫(die contactpad) ο在一具体实施例中,接触垫可包含形成覆晶(flip chip)的球块(ball bump)。
[0021]电力模块120是整合在装置封装内。电力模块包含电源122。电源在一具体实施例中为电池(battery cell)。单电池例如是锂电池。在另一具体实施例中，电源是太阳能电池。如镍金属氢化物(NiMH)电池之类的其它种电源也可有作用。电源可提供电压以操作IC或晶粒。电力模块也可提供用于操作IC的多个电压。例如，多个电源可用于提供多个电压。取决于装置需求及应用，可连接多个电源以提供多个电压。电源可串联连接以达到较高电压，或并联连接以提升电力电流。如串并联连接来源的组合之类的其它电源领先(lead)配置也可有作用。
[0022]电力模块至少包含第一与第二端子126与128 (terminal)。例如，电力模块包含第一与第二端子。端子的一个为正端子以及另一个为负端子。在通过电力模块提供多个(η)电压的情况下，其包含η+1个端子。例如，提供η个正端子以及I个负端子。电力模块在一具体实施例中是设置在晶粒的第二表面上。例如，电力模块是设置在晶粒的第二表面上并且接触。在一具体实施例中，电源是设置在晶粒的无源表面上。如图所示，端子的引线(leads)是设置于电源的相对的表面(opposing surfaces)上。如在电源的一表面上提供引线之类的其它配置也可有作用。
[0023]晶粒在一具体实施中包含硅穿孔(TSV)接点150。TSV接点是在该些硅穿孔(TSVs)中形成的。
[0024]可通过透过例如I⑶层或金属层级的互连件使TSV接点延伸至顶部晶粒表面。在其它具体实施例中，TSV接点可经由晶粒表面延伸。TSV接点的其它配置也可有作用。可在顶部晶粒表面上设置重分布层(RLD)。RDL包含将TSV接点耦合至晶粒接触垫的导电迹线(conductive trace)。可提供绝缘衬 157 (insulating liner)以排列(line) TSVs 的侧壁。
[0025]TSVs是直接耦合至设置在晶粒背侧上的电力模块的端子。提供任何适当数目的TSV接点也可有作用。TSV接点是通过例如RDL层以耦合至晶粒接垫。致使电力模块直接对一个晶粒或多个晶粒供应一个电压或多个电压。
[0026]图1c表示晶粒110的一具体实施例的简化布局。如图所示，晶粒是SOC芯片。SOC芯片包含形成于晶粒衬底上的多个功能模块。例如，SOC芯片可包含多个内存模块，如SRAM与快闪EPROM模块130a、130b、逻辑模块131、I/O总线模块132、处理器模块133、微控制器模块134、电荷泵(charge pump)模块135、模拟对数字转换器(anolog-to_digitalconverter)模块 136a 以及数字对模拟转换器(digital-to-anolog converter)模块 136b。SOC芯片可包含其它种模块。这些模块是通过设置在芯片或晶粒的背侧上的电池直接地互连及供电，在晶粒上形成系统。其它种芯片设计也可使用类似设计概念。
[0027]图2描述半导体装置200的另一个具体实施例。半导体装置类似于图1a至图1b中所述。如此，共通的组件可不予以说明或细述。半导体装置200在一具体实施例中包含晶粒堆栈。晶粒堆栈包含X颗晶粒，其中X大于或等于2。例如，晶粒堆栈包含晶粒100h。解说性地，晶粒堆栈包含两颗晶粒，底部晶粒IlO1与顶部晶粒1102。提供具有其它晶粒数目的堆栈也可有作用。对于具有多于2颗晶粒的堆栈，中间晶粒1102_(x_d是设置在顶部与底部晶粒之间。晶粒堆栈里的晶粒可具有相同的类型及/或尺寸。提供具有不同类型及/或尺寸的芯片的晶粒堆栈也有作用。
[0028]晶粒例如包含TSV接点150并且用于耦合至电力模块120的端子。电力模块是设置在底部晶粒的底部晶粒表面IlOb1上。RDL层可设置在顶部晶粒表面上用于将导孔接点耦合至晶粒接垫。另外，晶粒的RDL提供上方对晶粒的TSV接点的连接。例如，第i颗晶粒的RDL对第i+Ι颗晶粒的TSV接点提供连接。应理解的，不是所有晶粒都必需具有相同的配置。例如，底部晶粒包含用于连接至电源的TSV接点，其它晶粒包含用于将第i颗晶粒连接至第i+Ι颗晶粒的晶粒接垫的TSV接点和RDLs，以及顶部接垫的RDL将电源连接至顶部晶粒接垫。
[0029]图3a至图3c描述半导体装置300的其它具体实施例。请参阅图3a，半导体装置300包含整合在晶粒110内的电力模块120。在一具体实施例中，电力模块包含电源122以及插入件(interposer) 380。插入件作用为电源设置于其上的支撑构件(support member)。插入件可由例如硅所形成。其它适用类型的材料也可用于形成插入件。
[0030]插入件包含第一与第二插入件表面380a、380b。介电层(图未示)可排列插入件的主表面。如图所示，电源是设置在第二插入件表面上，而晶粒则设置在第一插入件表面上。在一具体实施例中，插入件包含透过其表面所形成硅穿孔中形成的插入件接点。插入件接点例如类似于图1a至图1b中所述的TSV接点。插入件接点能通过第一插入件表面上所设置的晶粒致使对第二插入件表面上所设置电源的端子的连接。
[0031]晶粒例如可包含TSV接点，在其底部表面IlOb提供对顶部晶粒表面IlOa上的晶粒接垫的连接。可在第一主表面上设置RDL，提供插入件接点到晶粒的TSV接点之间的连接。
[0032]如图所示，在第一主表面上提供单一晶粒。得以理解可在第一插入件表面上提供晶粒堆栈，如图2所示。例如，可通过TSV接点将晶粒堆栈的晶粒耦合至插入件。在其它具体实施例中，可通过TSV接点稱合晶粒,而通过互连金属层及凸块连接件(bump connection)将晶粒堆栈的顶部晶粒耦合至插入件接点。
[0033]在替代具体实施例中，如图3b中所示，在第一插入件表面上设置多个晶粒。例如，可以非堆栈配置来设置m颗晶粒。解说性地，在第一插入件表面上设置三颗晶粒11(V3 (例如，m=3)。晶粒在一具体实施例中包含TSV型晶粒。可通过TSV接点将晶粒耦合至电源。在其它具体实施例中，晶粒可包含非TSV型晶粒，如图3c中所示。在此等具体实施例中，通过凸块连接件370将晶粒耦合至插入件接点。其它晶粒配置也可有作用。在某些具体实施例中，如图2及图3a中所示，装置可包含设置在第一插入件表面上的晶粒堆栈。还有，在第一插入件表面上提供晶粒堆栈及晶粒的组合也可有作用。
[0034]如所述，晶粒或一组晶粒是与其自身的电力模块整合。提供整合型电力模块有利地避免长电力供应线的使用以提供电力到至少一晶粒。另外，此配置进一步降低互连总线长度及/或免除某些稳压电路的使用。因此，可大幅降低功耗。另外，上述配置也能致使形成更精巧的装置。这容许生产合并装置的更小产品，从而增强可移植性。
[0035]图4表示流程图，其描述用于形成半导体装置400的制程的一个具体实施例。制程包含提供如大规模集成电路(LSI)晶圆之类的晶圆，是在步骤410处理。晶圆在一具体实施例中包含类似或相同于以上关于图1a至图1c所述的TSV型晶粒。如此，不说明或细述共通组件。例如，以硅穿孔(TSVs)制备晶圆。晶圆包含具有第一(有源)及第二(无源)主表面的晶圆衬底。晶粒例如包含形成于晶粒衬底的第一或有源表面上的电路组件或多个电路组件。在一具体实施例中，晶粒包含在晶粒衬底内的硅穿孔(TSVs)中所形成的多个硅穿孔(TSV)接点。TSVs例如可通过深反应型离子蚀刻(DRIE)或雷射钻孔制程予以形成。其它合适的技术也可用于形成TSVs。例如,可形成绝缘衬(insulationliner)以排列TSVs的侧壁。TSVs在一具体实施例中是通过电渡制程以铜(Cu)之类的导电材料予以填充，并且使用化学机械研磨(CMP)平整化以形成TSV接点。其它合适的技术和材料也可用于形成TSV接点。
[0036]通过薄化晶圆的第二表面或无源表面继续制程以缩减晶圆的厚度。例如，通过如研磨、CMP、RIE等制程或其组合薄化晶圆的第二表面。例如背磨制程(backgrindingprocess)于步骤412暴露TSV接点的底部。
[0037]于步骤414，在晶圆的第二主表面上提供电力模块。电力模块包含类似于关于图1a至图1b中所述的电源。如所述，电源在一具体实施例中是电池。电池例如是锂电池。在另一具体实施例中，电源是太阳能电池。如NiMH电池之类的其它种电源也可有作用。在一具体实施例中，电力模块是整体地(integrally)形成或建立在晶圆的第二主表面上。在其它具体实施例中，电力模块可予以分离形成并附着于晶圆的第二主表面。制程包含于步骤414，透过TSV接点电耦合晶圆的第一或主表面上的电力模块及电路组件。
[0038]制程可进一步或另外包含用以完成半导体装置制造的处理步骤。例如，于步骤416，晶圆可予以切割或单粒化以将晶圆分成具有整合型电力模块的单独晶粒并且进一步予以处理以形成如图1a至图1b中所示的装置封装。制程在其它具体实施例中可进一步包含在单粒化晶粒的顶部上安装额外一个晶粒或多个晶粒以形成如图2中所示具有整合型电力模块的晶粒堆栈。
[0039]如所述，电力模块是整合在封装的装置内。晶粒的主表面上的电路组件是透过TSV接点与设置于晶粒背侧的电池直接互连并且供电。此有利地避免使用长电力供应线以提供电力至晶粒。再者，此配置进一步缩减互连总线长度及/或免除某些稳压器电路的使用。因此，可大幅降低功耗。另外，上述配置也能致使形成更精巧的装置。这允许生产合并装置的更小产品，从而强化可移植性。关于图4所述的具体实施例是与未来形成3D ICs或封装的制程完全兼容的制程。
[0040]图5表示流程图，其描述用于形成半导体装置500的制程的另一具体实施例。制程包含提供具有第一与第二主表面的晶圆。于步骤510，晶圆在一具体实施例中作用为插入件晶圆。插入件晶圆在一具体实施例中包含具有多个插入件接点的硅晶圆。插入件接点例如类似于图4中所述的TSV接点。插入件接点例如可通过针对图4的TSV接点所述的类似制程予以形成。如此，不说明或详述共通组件。
[0041]薄化插入件晶圆的第二或底部表面以缩减晶圆的厚度。例如，通过如研磨、CMP、RIE等制程或其组合薄化插入件晶圆的第二表面。于步骤512，例如背磨制程暴露插入件接点的底部。
[0042]于步骤514，在插入件晶圆的第二主表面上提供电力模块。电力模块包含关于图1a至图1b所述类似的电源。如所述，电源在一具体实施例中是电池。电池例如是锂电池。在另一具体实施例中，电源是太阳能电池。如NiMH电池之类的其它种电源也可有作用。在一具体实施例中，在插入件晶圆的第二主表面上整体地形成或建立电力模块。在其它具体实施例中，电力模块可予以分离形成并且附着于插入件晶圆的第二主表面。
[0043]制程也包含于步骤514在插入件晶圆的第一表面上提供一个晶粒或多个晶粒。在一具体实施例中，晶粒可包含关于以上图1a至图1c所述相同或类似的TSV型晶粒。在其它具体实施例中，晶粒可包含非TSV型晶粒。在插入件晶圆的第一主表面上安装具有TSV接点的一个或多个晶粒。于步骤514，制程包含透过插入件晶圆的插入件接点电耦合电力模块及晶粒。
[0044]制程可进一步或另外包含用以完成半导体装置制造的处理步骤。例如，于步骤516，插入件晶圆可予以切割或单粒化以分离晶圆并且予以进一步处理以形成如图3a至图3c中所示具有整合型电力模块的单独装置封装。制程在其它具体实施例中也可包含在装置封装的顶部上安装额外的一个晶粒或多个晶粒以形成具有整合型电力模块的晶粒堆栈。
[0045]如关于图5所述的具体实施例包含如关于图4所述的某些或所有优点。如此，将不说明或详述这些优点。
[0046]可用其它特定形式体现本发明而不违背其精神或实质特征。因此，在所有方面要思考前述具体实施例属描述性质而非限制本文所述的发明。本发明的范畴从而通过附加的权利要求书而非通过前述说明予以指出，并且意图将落在权利要求书均等意义及范围内的所改变更都含括在其中。
【权利要求】
1.一种半导体装置，其包括: 包含具有第一与第二主表面的晶粒衬底的晶粒；以及 设置在该晶粒衬底的该第二主表面下方的电力模块，其中，该电力模块透过硅穿孔(TSV)接点电耦合于该晶粒。
2.根据权利要求1所述的半导体装置，其中，该TSV接点是设置在该晶粒衬底内。
3.根据权利要求2所述的半导体装置，其中，该第一主表面是有源衬底表面而该第二主表面是无源衬底表面。
4.根据权利要求3所述的半导体装置，其中，电路组件是设置在该第一主表面上。
5.根据权利要求2所述的半导体装置，其中: 该电力模块包含至少第一与第二端子；以及 该TSV接点是稱合于该第一与第二端子。
6.根据权利要求5所述的半导体装置，其中，该至少第一与第二端子之一直接接触该晶粒衬底的该第二主表面。
7.根据权利要求5所述的半导体装置，其中，该电力模块包含锂电池、太阳能电池或镍金属氢化物(NiMH)电池。
8.根据权利要求1所述的半导体装置，还包括设置于该晶粒与该电力模块之间具有第一与第二表面的插入件。
9.根据权利要求7所述的半导体装置，其中，该TSV接点是设置于该插入件内。
10.根据权利要求7所述的半导体装置，其中，该晶粒是设置在该第一插入件表面上而该电力模块是设置在该第二插入件表面上。
11.根据权利要求9所述的半导体装置，其中，该晶粒是通过该晶粒衬底内的TSV接点或第一插入件表面上的凸块连接件耦合至该插入件。
12.一种用于形成半导体装置的方法，其包括: 提供包含具有第一与第二主表面的晶粒衬底的晶粒；以及 提供在该晶粒衬底的该第二主表面下方的电力模块，其中，该电力模块是透过硅穿孔(TSV)接点电耦合至该晶粒。
13.根据权利要求11所述的方法，其包括在该晶粒衬底内形成该TSV接点。
14.根据权利要求11所述的方法，其包括在该晶粒与该电力模块之间提供插入件。
15.根据权利要求13所述的方法，其包括在该插入件内形成该TSV接点。
16.一种用于形成半导体装置的方法，其包括: 提供具有第一与第二主表面的晶圆；以及 提供在该晶圆的该第二主表面下方的电力模块，其中，该电力模块是透过硅穿孔(TSV)接点电稱合至该晶圆。
17.根据权利要求15所述的方法，其中，该晶圆经过处理具有多个晶粒，该多个晶粒在该晶圆的该第一主表面上具有电路组件。
18.根据权利要求16所述的方法，其包括: 在该晶圆内形成TSV接点；以及 薄化该晶圆的该第二主表面以暴露该TSV接点的底部表面。
19.根据权利要求17所 述的方法，其中，提供该电力模块包括在该晶圆的该第二主表面上整体地形成该电力模块。
20.根据权利要求15所述的方法，其中: 该晶圆作用为插入件晶圆，以及包括 在该插入件晶圆内形成该TSV接点。
21. 根据权利要求19所述的方法，还包含在该插入件晶圆的该第一主表面上提供至少一晶粒。
【文档编号】H01L23/50GK103633061SQ201310334377
【公开日】2014年3月12日 申请日期:2013年8月2日 优先权日:2012年8月2日
【发明者】陈元文, 林耀庆, 谢素云, 刘威, 龚顺强 申请人:新加坡商格罗方德半导体私人有限公司