瞬态电压抑制二极管芯片的制作工艺的制作方法
【专利摘要】本发明公开了瞬态电压抑制二极管芯片的制作工艺，该瞬态电压抑制二极管芯片的制作工艺包括两个生产制程：扩散制程及GPP制程。扩散制程的步骤为：原硅片测试、原硅片清洗、附磷、磷扩、磷晶分、单面吹砂、单吹清洗、涂硼、硼扩、硼晶分、硼面吹砂、硼吹清洗；其中，步骤硼扩包括一次硼扩及二次硼扩;GPP制程的步骤依次为：氧化、一次光刻、沟槽蚀刻、烧光阻、沟槽清洗、形成SIPOS钝化膜、玻璃钝化、二次光刻、表面蚀刻、镀镍金。本发明的瞬态电压抑制二极管芯片的制作工艺，其减少了芯片缺陷，使电压分布更集中，同时降低了反向漏电流。
【专利说明】瞬态电压抑制二极管芯片的制作工艺
【技术领域】
[0001]本发明涉及一种半导体器件的制造领域，特别涉及一种瞬态电压抑制二极管芯片的制作工艺。
【背景技术】
[0002]当今瞬态电压抑制二极管芯片的制作工艺，分为扩散制程及GPP制程。
[0003]扩散制程步骤为:原硅片测试一原硅片清洗一附磷一磷扩散一磷晶分一单面吹砂一单吹清洗一涂硼一硼扩散一硼晶分一硼吹一硼吹清洗。其中，涂硼后的硅片只进行一次硼扩散，其过程为:将硅片推入500°C的扩散炉，控制扩散炉以5°C /分钟的速率升温至1262°C，1262°C恒温IOH后，再以4°C /分钟的速率降温至500°C后出炉。其降温过程较快，使晶片易存在较大的缺陷，同时，只进行一次恒定表面源扩散与一次限定表面源扩散，使电压分布不集中。
[0004]GPP制程步骤为:氧化一一次光刻一沟槽蚀刻一烧光阻一沟槽清洗一玻璃钝化一二次光刻一表面蚀刻一镀镍金。其沟槽清洗完，直接进行玻璃钝化以形成钝化保护层。
[0005]如图1所示，P (硼)区33的PN结界面的第一层就是玻璃钝化层44，硅与玻璃的界面仍存在较高浓度的界面态、界面上玻璃中有微气泡，使得器件工作时反向漏电流增大。
【发明内容】
[0006]本发明的目的在于提供一种减少芯片缺陷、降低反向漏电流的瞬态电压抑制二极管芯片的制作工艺。
[0007]为了实现上述目的，本发明提供的瞬态电压抑制二极管芯片的制作工艺包括两个生产制程:扩散制程及GPP制程:
扩散制程的步骤依次为:原硅片测试、原硅片清洗、附磷、磷扩、磷晶分、单面吹砂、单吹清洗、涂硼、硼扩、硼晶分、硼面吹砂、硼吹清洗；其中，步骤硼扩包括两次硼扩过程，分别为一次硼扩及二次硼扩；
GPP制程的步骤依次为:氧化、一次光刻、沟槽蚀刻、烧光阻、沟槽清洗、形成SIPOS钝化膜、玻璃钝化、二次光刻、表面蚀刻、镀镍金和划片；
一次硼扩及二次硼扩的过程为:一次硼扩的过程为:扩散炉的初始温度为500°C，以5°C /分钟的速率升温至1262°C，恒温IOH后，再以1°C /分钟的速率降温至1150°C，恒温IH后，以1°C /分钟的速率降温至500°C后出炉；二次硼扩的过程为:扩散炉的初始温度为500°C，以5°C /分钟的速率升温至1262°C，恒温2H后，再以1°C /分钟的速率降温至1150°C，恒温IH后，以I°C /分钟的速率降温至500°C后出炉。
[0008]在一些实施方式中，形成SIPOS钝化膜的过程为:在芯片P区PN结沟槽中做LPCVD，形成SIPOS钝化膜。
[0009]本发明的瞬态电压抑制二极管芯片的制作工艺，其扩散制程的硼扩过程，将降温的速率从4°C /分钟降低到1°C /分钟，以消除降温过快产生的应力与缺陷；同时，扩散过程增加了 1150°C的退火过程，以消除高温过程产生的应力，减少芯片缺陷；再者，硼扩散过程包括一次恒定表面源扩散与两次限定表面源扩散，以形成更好的浓度梯度，使电压分布更集中；其GPP制程中增加LPCVD工序，形成SIPOS钝化膜，将气泡阻隔在界面之外，降低了反向漏电流。
【专利附图】
【附图说明】
[0010]图1为现有技术中瞬态电压抑制二极管芯片的制作工艺完成后芯片的剖面图；
图2为本发明一种实施方式的瞬态电压抑制二极管芯片的制作工艺中扩散制程的流程图；
图3为本发明一种实施方式瞬态电压抑制二极管芯片的制作工艺中扩散制程完成后芯片的剖面图；
图4为本发明一种实施方式的瞬态电压抑制二极管芯片的制作工艺中GPP制程的流程
图；
图5为本发明一种实施方式瞬态电压抑制二极管芯片的制作工艺中GPP制程完成后芯片的剖面图；
图6为本发明一种实施方式瞬态电压抑制二极管芯片的制作工艺中GPP制程关键流程状态图；
图7为本发明一种实施方式瞬态电压抑制二极管芯片的制作工艺中一次光刻的流程状态图；
图8为本发明一种实施方式瞬态电压抑制二极管芯片的制作工艺中沟槽蚀刻的流程状态图；
图9为本发明一种实施方式瞬态电压抑制二极管芯片的制作工艺中玻璃钝化的流程状态图；
图10为本发明一种实施方式瞬态电压抑制二极管芯片的制作工艺中二次光刻的流程状态图；
图11为本发明一种实施方式瞬态电压抑制二极管芯片的制作工艺中表面蚀刻的流程状态图；
图12为本发明一种实施方式瞬态电压抑制二极管芯片的制作工艺中镀镍金的流程状态图；
图13为本发明一种实施方式瞬态电压抑制二极管芯片的制作工艺中划片的流程状态图。
【具体实施方式】
[0011]下面结合附图及具体实施例来对本发明作进一步的详细描述说明。
[0012]如图2至图5示意性地显示了根据本发明一种实施方式的瞬态电压抑制二极管芯片的制作工艺。
[0013]本发明的瞬态电压抑制二极管芯片的制作工艺包括两个生产制程:扩散制程及GPP制程。[0014]如图2和图3所示，扩散制程的步骤包括:
Al:原硅片测试，测试原硅片的电阻率及厚度，以保证投料的准确性。选取电阻率为
0.04-0.05 Q.cm，片厚为295-305 y m的N型硅材料双磨片。
[0015]A2:原硅片清洗，去除原硅片表面的杂质，以免影响后续步骤。其过程为:首先将装有硅片的花篮置于混酸(硝酸，冰乙酸，氢氟酸的体积比:5:5:1)中腐蚀60秒，纯水冲洗10分钟；然后置于氢氟酸中5分钟，纯水冲洗10分钟；接着将硅片置于哈摩粉溶液中，用频率为2.8KHZ的超声波超声清洗20分钟，纯水冲洗10分钟；再进行热纯水超声清洗20±lmin，纯水冲洗10分钟；最后用常温IPA溶液进行两次脱水并进烘箱烘干。
[0016]A3:附磷，将磷纸源附着在硅片其中一面的表面，以备扩散用。其过程为:从烘箱中取出装有清洗好的硅片的花篮放在操作台上；用镊子取出磷纸放在两片硅片之间，相邻的两片硅片共用一张磷纸，一篮片子磷纸摆放完成后，小心取下夹有磷纸的硅片将其垂直整齐地放在石英舟上，并用挡片塞紧进低温炉。
[0017]A4:磷扩，将磷杂质扩散入硅片，形成磷结及高浓度N (磷)区。其过程为:低温炉扩散:初始炉温280°C，以1°C /min的速率升温至550°C恒温1H，时间到后，将材料转高温炉。高温炉扩散:初始炉温500°C，以5°C /min的速率升温至1220°C，恒温2H，以4°C /min的速率降温至500°C，出炉。
[0018]A5:磷晶分，磷扩完的片子泡于氢氟酸中24H左右，冲水60分钟，并检查片子是否完全分开后，泡IPA脱水，烘干，收片。
[0019]A6:单面吹砂，用吹除的方式消除磷扩对硅片未附磷面所造成的影响。其过程为:硅片以50±5cm/min的传动速度速进入真空吹砂室中，将未附磷面朝上，以0.9-1.3Kg/cm2的压力进行单面喷沙即可。
[0020]A7:单吹清洗，去除吹砂对硅片表面造成的污染，保证芯片电性不受影响。其过程为:首先将装有硅片的花篮置于纯水溢水超声20分钟，纯水冲洗10分钟；然后置于氢氟酸中5分钟，纯水冲洗10分钟；接着将硅片置于哈摩粉溶液中，用频率为2.8KHZ的超声波超声清洗20分钟，纯水冲洗10分钟；再进行热纯水超声清洗20± lmin，纯水冲洗10分钟；最后用常温IPA溶液进行两次脱水并进烘箱烘干。
[0021]AS:涂硼，将硼杂质涂敷在硅片未扩散磷的一面表面，以备扩散用；其过程为:配置好涂硼液，用美术笔头沾取适量涂硼液。然后再旋转的硅片未涂硼一面均匀地涂上一层硼液，涂好的硅片置于电热板烘干，硼面相对，两片一叠，将硅片叠好后垂直放于适应舟上，并用挡片塞紧，进硼扩炉。
[0022]A9:硼扩，将硼杂质扩散入硅片内，以形成PN结及P (硼)区。硅片分两次进行硼扩:
一次硼扩(A9a)的过程为:将硅片推入500°C的扩散炉，控制扩散炉以5°C /分钟的速率升温至1262°C，1262°C恒温IOH后，再以1°C /分钟的速率降温至1150°C，1150°C恒温IH后，以1°C /分钟的速率降温至500°C后出炉；
二次硼扩(A9b)的过程为:将芯片推入500°C的扩散炉，控制扩散炉以5°C /分钟的速率升温至12621:，12621:恒温211后，再以I°C /分钟的速率降温至1150°C，1150°C恒温IH后，以1°C /分钟的速率降温至500°C后出炉；
AlO:硼面吹砂，去除硅片表面污染；其过程为:硅片以50±5cm/min的传动速度速进入真空吹砂室中，将硼面朝上，以0.9-1.0Kg/cm2的压力进行喷沙即可。
[0023]All:硼吹清洗，去除吹砂对硅片表面造成的污染，保证芯片电性不受影响。其过程为:首先将装有硅片的花篮置于纯水溢水超声20分钟，纯水冲洗10分钟；然后将硅片置于哈摩粉溶液中，用频率为2.8KHZ的超声波超声清洗20分钟，纯水冲洗10分钟；再进行热纯水超声清洗20± lmin，纯水冲洗10分钟；最后用常温IPA溶液进行两次脱水并进烘箱烘干。
[0024]通过上述过程，完成了对N型硅材料芯片的扩散制程，其芯片的剖视图如图3所示，其中部为N型衬底10，其两侧表面分别为N (磷)区20及P (硼)区30，其N (磷)区20及P (硼)区30与N型衬底10相交处分别为磷结12及PN结13。
[0025]本发明的瞬态电压抑制二极管芯片的制作工艺，其扩散制程中，将步骤A9:硼扩过程中，降温的速率从4°C /分钟降低到TC /分钟，以消除降温过快产生的应力与缺陷；同时，扩散过程增加了 1150°C的退火过程，以消除高温过程产生的应力，减少芯片缺陷；其次，本发明的瞬态电压抑制二极管芯片的制作工艺进行一次恒定表面源扩散与两次限定表面源扩散，以形成更好的浓度梯度，使电压分布更集中。
[0026]如图4和图5所示，GPP制程的步骤包括:
B1:氧化，在扩散片表面生长一层氧化层Bla (如图6所示)，以便在光刻过程中提高表面对光阻的粘附性。氧化还有一个功能是能隔绝外界杂质的污染，特别是金属离子(钠离子等)的污染。其过程为:氧化炉温从室温升到800°C，材料推进炉内，调整氮气的流量5L/min,干氧流量10L/min,湿氧流量10L/min,然后将炉温从800°C以10°C /min的速率升温至1000°C，恒温lOmin，关闭氧气，炉温从1000°C以5°C /min的速率降温至800°C，关闭氮气，材料出炉。
[0027]B2:一次光刻，以照相的原理，在扩散片上刻画出所要求晶粒大小的图形B2b (如图7所示)，为蚀刻做准备。其过程包括:在扩散片两面各涂敷一层厚约5um的负性光刻胶B2a，然后在120°C的烘箱中烘烤30min，再在紫外光照下曝光30秒，最后在显影液与漂洗液中浸泡2min即显影完成，进120°C烘箱烘烤30min，完成一次光刻。
[0028]B3:沟槽蚀刻，在芯片P (硼)区表面腐蚀出符合深度要求的网格形沟槽B3a (如图8所示)，为钝化作铺垫。其过程为:一次光刻完的片子插片于花篮中，花篮置于氢氟酸中5min，去除氧化层，冲水lOmin，然后置于混合酸(硝酸，冰乙酸，氢氟酸的体积比:3:3:4)中12分钟左右，要求沟槽被腐蚀深度达到140um左右，冲水20min，脱水进烘箱烘干。
[0029]B4:烧光阻，设定烧结炉温550°C，将沟槽蚀刻完的片子垂直插于石英舟的插槽中，每槽一片，整个石英舟置于烧结炉内1H，即可将光刻胶完全清除。
[0030]B5:沟槽清洗，烧光阻完的片子插于花篮中，花篮置于混酸(硝酸，冰乙酸，氢氟酸的体积比:18:1:1)中反应20秒，冲水10分钟，然后置于I号液(纯水:双氧水:氨水=5:2:1)中煮5分钟，冲水10分钟，再置于2号液(纯水:双氧水:盐酸=8:2:1)中煮5分钟，冲水10分钟，最后纯水超声20min，冲水10分钟，异丙醇脱水进烘箱烘干。
[0031]B6:形成SIPOS钝化膜B6a，在芯片P (硼)区PN结沟槽中做LPCVD形成SIPOS钝化膜B6a。其过程包括:在650°C炉温，0.9-1.0托的气压下，以硅烷(SiH4)为反应剂，一氧化二氮(N2O)为掺杂剂，反应时间:30分钟
气体流量:SiH4 + N2流量38sccm (Isccm =每分钟I标准立方厘米的气体)，N20流量5.7sccm ;反应原理=SiH4 + N2O 由 N2 携带> SixOy + N2 t + H2 个
B7:玻璃钝化，在芯片沟槽中SIPOS钝化膜B6a的基础上刮涂一层玻璃浆料，并在100°C的烘箱中，烘烤30分钟，然后在830°C的高温炉中烧结1H，形成钝化层B7a(如图9所示)，使芯片达到一定耐压，稳定、可靠地工作。
[0032]B8:二次光刻，以照相的原理，使沟槽及芯片边缘的玻璃钝化层受到光刻胶的保护，便于在表面蚀刻中处理晶粒表面。其过程包括:片子做过玻璃钝化层的那面涂敷一层厚约IOum的负性光刻胶B8a，然后在120°C的烘箱中烘烤30min，再在紫外光照下曝光50秒，最后在显影液与漂洗液中浸泡5min即显影完成，进120°C烘箱烘烤30min，完成二次光刻。二次光刻完后广品如图10所不。
[0033]B9:表面蚀刻，对二次光刻完的芯片进行表面处理；有利于下一步的镀镍，得到更好的镍层。其过程为:将片子装于花篮中，花篮置于氢氟酸与混酸中，以形成良好的镀镍区。而后冲水10分钟，脱水烘干，最后将片子置于剥离液中去除光刻胶，冲水即完成表面蚀刻。表面蚀刻完成后广品如图11所不。
[0034]BlO:镀镍金，如图12所示，包括:一次镀镍、镍烧结、二次镀镍及镀金。其在芯片表面形成良好的欧姆接触与金属镀层BlOa以利于焊接。镀镍金完成后产品如图12所示。
[0035]Bll:划片，其过程为:将镀金完的GPP片子贴上蓝膜，由划片机划成晶粒，然后将晶粒从蓝膜中剥离下来，最后将晶粒清洗包装即完成整个工艺，划片完成后如图13所示。
[0036]通过上述过程，完成了对N型硅材料芯片的GPP制程，其芯片的剖视图如图5所示，芯片P (硼)区30中，芯片沟槽中玻璃钝化层40与晶片P (硼)区30及N型衬底10间形成一 SIPOS钝化膜50 。
[0037]本发明的瞬态电压抑制二极管芯片的制作工艺，其GPP制程中，增加LPCVD工序，LPCVD工序形成了 SIPOS钝化膜50，SIPOS钝化膜50不含固定正电荷、对可动的碱金属离子有一定的抑制作用以及与硅的低界面态和低界面应力的结合特性，将其用于PN结表面的第一层钝化介质膜时能将气泡阻隔在界面之外，从而降低了反向漏电流。
【权利要求】
1.瞬态电压抑制二极管芯片的制作工艺，其特征在于，包括两个生产制程:扩散制程及GPP制程: 所述扩散制程的步骤依次为:原硅片测试、原硅片清洗、附磷、磷扩、磷晶分、单面吹砂、单吹清洗、涂硼、硼扩、硼晶分、硼面吹砂、硼吹清洗；其中，步骤硼扩包括两次硼扩过程，分别为一次硼扩及二次硼扩； 所述GPP制程的步骤依次为:氧化、一次光刻、沟槽蚀刻、烧光阻、沟槽清洗、形成SIPOS钝化膜、玻璃钝化、二次光刻、表面蚀刻、镀镍金和划片； 所述一次硼扩及二次硼扩的过程为:一次硼扩的过程为:扩散炉的初始温度为500°C，以5°C /分钟的速率升温至1262°C，恒温IOH后，再以1°C /分钟的速率降温至1150°C，恒温IH后，以TC /分钟的速率降温至500°C后出炉；二次硼扩的过程为:扩散炉的初始温度为500°C，以5°C /分钟的速率升温至1262°C，恒温2H后，再以1°C /分钟的速率降温至1150°C，恒温IH后，以1°C /分钟的速率降温至500°C后出炉。
2.根据权利要求1所述的瞬态电压抑制二极管芯片的制作工艺，其特征在于，所述形成SIPOS钝化膜的过程为:在芯片P区PN结沟槽中做LPCVD，形成SIPOS钝化膜。
【文档编号】H01L21/329GK103606521SQ201310335334
【公开日】2014年2月26日 申请日期:2013年8月5日 优先权日:2013年8月5日
【发明者】应燕霞, 李国良, 陆延年, 刘海花 申请人:南通康比电子有限公司