插塞的形成方法
【专利摘要】一种插塞的形成方法，包括：提供基底；在所述基底上形成介质层；在所述介质层中形成接触孔；在所述接触孔内填充牺牲层，所述牺牲层上表面低于所述介质层上表面；刻蚀未被所述牺牲层覆盖的接触孔侧壁；刻蚀未被所述牺牲层覆盖的接触孔侧壁后，去除所述牺牲层；去除所述牺牲层后，在所述接触孔内填充插塞材料，形成插塞。由本发明的方法形成的插塞中无缝隙存在。
【专利说明】插塞的形成方法
【技术领域】
[0001]本发明涉及半导体领域，特别涉及到一种插塞的形成方法。
【背景技术】
[0002]随着半导体技术的不断发展，半导体器件的尺寸在不断地缩小，传统的低深宽比沟槽逐渐演变为高深宽比的沟槽，要无间隙的填充这些沟槽变得越来越困难。其中深宽比定义为沟槽的深度与宽度的比值，高深宽比的典型值大于3:1。
[0003]以形成W插塞为例，其形成方法包括:
[0004]参考图1，提供基底I。
[0005]参考图2，在所述基底I上形成介质层2。
[0006]参考图3，在所述介质层2中形成接触孔3，所述接触孔3具有高深宽比。
[0007]参考图4，在所述接触孔3内形成阻挡层4。
[0008]所述阻挡层4为双层结构，包括位于底部的Ti层，和位于顶部的TiN层。其中Ti层的作用是提高W与介质层2的粘附性。TiN层的作用是阻止W的扩散。
[0009]由于接触孔3具有高深宽比，在所述接触孔3内填充形成阻挡层4时，阻挡层4中可能形成孔洞5。
[0010]参考图5，在形成有阻挡层4的接触孔3中填充W，形成插塞6。
[0011]由于W具有腐蚀性，如果W直接与介质层2接触，W会腐蚀介质层2。由于阻挡层4中形成孔洞5，孔洞5使W直接与介质层2接触，且W腐蚀介质层2，在介质层2中形成腐蚀孔7。腐蚀孔7可能导致插塞6与邻近的器件相连，导致整个芯片失效。
[0012]参考图6，即使阻挡层4中不形成孔洞5，由于接触孔3具有高深宽比，填充W以形成插塞时，也可能导致插塞内形成缝隙。
[0013]参考图7,形成插塞6,插塞6中有缝隙8。
[0014]参考图8,图 8 为插塞 6 中有缝隙 8 的 SEM (Scanning Electron Microscope)图。
[0015]缝隙8使插塞6的电阻增加，影响器件的性能。
【发明内容】
[0016]本发明解决的问题是现有技术中形成的插塞中存在缝隙。
[0017]为解决上述问题，本发明提供一种插塞的形成方法，包括:提供基底；在所述基底上形成介质层；在所述介质层中形成接触孔；在所述接触孔内填充牺牲层，所述牺牲层上表面低于所述介质层上表面；刻蚀未被所述牺牲层覆盖的接触孔侧壁；刻蚀未被所述牺牲层覆盖的接触孔侧壁后，去除所述牺牲层；去除所述牺牲层后，在所述接触孔内填充插塞材料，形成插塞。
[0018]可选的，所述牺牲层上表面至所述介质层上表面的间距大于0.lnm。
[0019]可选的，刻蚀未被所述牺牲层覆盖的接触孔侧壁的方法为湿法刻蚀或干法刻蚀。
[0020]可选的，湿法刻蚀的刻蚀剂为稀释的HF。
[0021]可选的，干法刻蚀为等离子体刻蚀。
[0022]可选的，等离子体刻蚀为Ar等离子体刻蚀；或者，等离子体刻蚀为氟碳等离子体和O2等离子体刻蚀。
[0023]可选的，刻蚀未被所述牺牲层覆盖的接触孔侧壁后，未被所述牺牲层覆盖的接触孔的尺寸增大2-10nm。
[0024]可选的，填充牺牲层的方法包括:在所述接触孔内和所述介质层上表面形成牺牲材料层，所述牺牲材料层上表面高出所述介质层上表面；刻蚀去除所述介质层上表面形成的牺牲材料层和所述接触孔内部分厚度的牺牲材料层，形成牺牲层。
[0025]可选的，介质层上表面至牺牲材料层上表面的间距为2_5nm。
[0026]可选的，形成牺牲材料层的方法包括化学气相沉积、物理气相沉积、原子层沉积或者旋涂法。
[0027]可选的，牺牲层为有机物层、无定形碳层或金属层。
[0028]可选的，去除所述牺牲层的方法为O2等离子体刻蚀，或N2和H2等离子体刻蚀。
[0029]可选的，所述插塞材料为W、Al或Cu。
[0030]可选的，所述插塞材料为W，在所述接触孔内填充插塞材料前，还包括:在所述接触孔的侧壁和底部形成阻挡层。
[0031]可选的，所述阻挡层包括Ti层，和位于所述Ti层上的TiN。
[0032]与现有技术相比，本发明的技术方案具有以下优点:
[0033]本技术方案刻蚀未被所述牺牲层覆盖的接触孔侧壁，使未被所述牺牲层覆盖的接触孔的尺寸增大，去除所述牺牲层后，接触孔的开口得到增大；在所述接触孔内填充插塞材料时，由于接触孔的开口增大，有利于填充插塞材料，并得到无缝隙的插塞。
【专利附图】
【附图说明】
[0034]图1至图7是现有技术中W插塞形成方法的各制作阶段的剖面结构示意图；
[0035]图8是现有技术中形成的W插塞的SEM图；
[0036]图9至图19是具体实施例中插塞的形成方法各制作阶段的剖面结构示意图。
【具体实施方式】
[0037]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0038]本实施例提供一种插塞的形成方法，包括:
[0039]参考图9，提供基底110。
[0040]基底110可为硅基底、硅锗基底、绝缘体上硅(silicon on insulator，SOI)基底等常规的半导体基底。
[0041]在具体实施例中，所述基底110中形成有半导体器件(未示出)，例如具有栅极、源极和漏极的金属氧化物半导体器件。所述基底110还可以形成有金属互连结构(未示出)，如金属互连线或插塞。
[0042]参考图10，在所述基底110上形成介质层120。
[0043]形成介质层120的方法可以为化学气相沉积或物理气相沉积，所述介质层120可以为氧化硅层等本领域所熟知的介质材料层。
[0044]然后，在所述介质层120中形成接触孔，形成接触孔的方法包括:
[0045]参考图11，在所述介质层120上形成图形化的掩膜层101。
[0046]在具体实施例中，图形化的掩膜层101为图形化的光刻胶。
[0047]在其他实施例中，所述图形化的光刻胶与所述介质层120之间还形成有底部抗反射层。所述底部抗反射层的作用是减弱形成图形化的光刻胶时产生的反射，以实现精细图形的精确转移。
[0048]参考图12，以所述图形化的掩膜层101为掩膜，刻蚀所述介质层120，形成接触孔130。然后去除所述图形化的掩膜层101。
[0049]在具体实施例中，刻蚀所述介质层120的方法为等离子体刻蚀，所述等离子体为CF4等离子体。
[0050]在其他实施例中，刻蚀所述介质层120的方法也可以为湿法刻蚀等本领域所熟知的其他刻蚀方法。
[0051]接着，在所述接触孔130内填充牺牲层，所述牺牲层上表面低于所述介质层120上表面。填充牺牲层的方法包括:
[0052]参考图13，在所述接触孔130内和所述介质层120上表面形成牺牲材料层102，所述牺牲材料层102上表面高出所述介质层120上表面。
[0053]形成牺牲材料层102的方法包括化学气相沉积、物理气相沉积、原子层沉积、旋涂法或本领域所熟知的其他方法。
[0054]在具体实施例中，介质层120上表面至牺牲材料层102上表面的间距Hl为2_5nm。
[0055]其中，牺牲材料层102为有机物层、无定形碳层、金属层或本领域所熟知的其他材料层。牺牲材料层102应保证在刻蚀所述牺牲材料层102时，所述牺牲材料层102与所述介质层120具有很高的刻蚀选择比。
[0056]参考图14，刻蚀去除所述介质层120上表面形成的牺牲材料层102和所述接触孔130内部分厚度的牺牲材料层102，形成牺牲层103。在具体实施例中，刻蚀去除所述介质层120上表面形成的牺牲材料层102和所述接触孔130内部分厚度的牺牲材料层102的方法为O2等离子体刻蚀，或N2和H2等离子体刻蚀。
[0057]所述牺牲层103上表面至所述介质层上表面的间距H2大于0.lnm。
[0058]参考图15，刻蚀未被所述牺牲层103覆盖的接触孔130侧壁。
[0059]刻蚀未被所述牺牲层103覆盖的接触孔130侧壁的方法为湿法刻蚀或干法刻蚀。
[0060]其中湿法刻蚀的刻蚀剂为稀释的HF。
[0061]其中干法刻蚀为等离子体刻蚀，如Ar等离子体刻蚀；或者，氟碳等离子体和O2等离子体刻蚀。
[0062]在具体实施例中，使用Ar等离子体刻蚀时，功率为500-1500W。使用氟碳等离子体和O2等离子体刻蚀时，功率为200-500W，压强为70-200mTorr。
[0063]刻蚀未被所述牺牲层覆盖的接触孔130侧壁后，未被所述牺牲层覆盖的接触孔130的尺寸增大2-10nm，即每侧增加的尺寸W为l_5nm。
[0064]参考图16，刻蚀未被所述牺牲层103覆盖的接触孔130侧壁后，去除所述牺牲层103。
[0065]去除所述牺牲层103的方法为O2等离子体刻蚀，或N2和H2等离子体刻蚀。
[0066]去除所述牺牲层103后，在所述接触孔130内填充插塞材料，形成插塞。本实施例中，形成插塞之前，还包括:
[0067]参考图17，在所述接触孔130侧壁和底部形成阻挡层140。
[0068]在具体实施例中，所述阻挡层140包括Ti层，和位于所述Ti层上的TiN层。
[0069]形成阻挡层140的方法可以为化学气相沉积、物理气相沉积、原子层沉积或本领域所熟知的其他方法。
[0070]由于本技术方案刻蚀了未被所述牺牲层103覆盖的接触孔130侧壁，使未被所述牺牲层103覆盖的接触孔130的尺寸增大，去除所述牺牲层103后，接触孔130的开口得到增大。接触孔130的开口尺寸增大，有利于在所述接触孔130内形成阻挡层140，得到无孔洞的阻挡层140。
[0071]形成阻挡层后，在所述接触孔130内填充插塞材料，形成插塞。形成插塞的方法包括:
[0072]参考图18，在所述接触孔130内和所述介质层120上表面形成插塞材料层151。
[0073]在具体实施例中，形成插塞材料层151的方法可以为化学气相沉积、物理气相沉积、原子层沉积或本领域所熟知的其他方法。
[0074]所述插塞材料层151的材料为W。所述阻挡层140中的Ti层的作用是提高W与介质层120的粘附性，所述阻挡层140中的TiN层的作用是阻止W的扩散，防止W腐蚀介质层120。
[0075]由于本技术方案刻蚀了未被所述牺牲层103覆盖的接触孔130侧壁，使未被所述牺牲层103覆盖的接触孔130的尺寸增大，去除所述牺牲层103后，接触孔130的开口得到增大。接触孔130的开口尺寸增大，有利于插塞材料层151填充所述接触孔130，得到缝隙的插塞材料层151。
[0076]参考图19，去除所述介质层120上表面形成的插塞材料层151，在所述接触孔130内形成插塞150。
[0077]所述插塞150内没有形成缝隙。
[0078]以上实施例以所述插塞材料为W为例,对插塞150的形成方法进行描述。在其他实施例中，所述插塞材料也可以为Al、Cu等本领域所熟知的其他插塞材料。
[0079]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【权利要求】
1.一种插塞的形成方法，其特征在于，包括: 提供基底； 在所述基底上形成介质层； 在所述介质层中形成接触孔； 在所述接触孔内填充牺牲层，所述牺牲层上表面低于所述介质层上表面； 刻蚀未被所述牺牲层覆盖的接触孔侧壁； 刻蚀未被所述牺牲层覆盖的接触孔侧壁后，去除所述牺牲层； 去除所述牺牲层后，在所述接触孔内填充插塞材料，形成插塞。
2.如权利要求1所述的插塞的形成方法，其特征在于，所述牺牲层上表面至所述介质层上表面的间距大于0.lnm。
3.如权利要求1所述的插塞的形成方法，其特征在于，刻蚀未被所述牺牲层覆盖的接触孔侧壁的方法为湿法刻蚀或干法刻蚀。
4.如权利要求3所述的插塞的形成方法，其特征在于，湿法刻蚀的刻蚀剂为稀释的HF。
5.如权利要求3所述的插塞的形成方法，其特征在于，干法刻蚀为等离子体刻蚀。
6.如权利要求5所述的插塞的形成方法，其特征在于，等离子体刻蚀为Ar等离子体刻蚀；或者， 等离子体刻蚀为氟碳等离子体和O2等离子体刻蚀。
7.如权利要求1所述的插塞的形成方法，其特征在于，刻蚀未被所述牺牲层覆盖的接触孔侧壁后，未被所述牺牲层覆盖的接触孔的尺寸增大2-10nm。
8.如权利要求1所述的插塞的形成方法，其特征在于，填充牺牲层的方法包括: 在所述接触孔内和所述介质层上表面形成牺牲材料层，所述牺牲材料层上表面高出所述介质层上表面； 刻蚀去除所述介质层上表面形成的牺牲材料层和所述接触孔内部分厚度的牺牲材料层，形成牺牲层。
9.如权利要求8所述的插塞的形成方法，其特征在于，介质层上表面至牺牲材料层上表面的间距为2-5nm。
10.如权利要求8所述的插塞的形成方法，其特征在于，形成牺牲材料层的方法包括化学气相沉积、物理气相沉积、原子层沉积或者旋涂法。
11.如权利要求1所述的插塞的形成方法，其特征在于，牺牲层为有机物层、无定形碳层或金属层。
12.如权利要求1或11所述的插塞的形成方法，其特征在于，去除所述牺牲层的方法为O2等离子体刻蚀，或N2和H2等离子体刻蚀。
13.如权利要求1所述的插塞的形成方法，其特征在于，所述插塞材料为W、Al或Cu。
14.如权利要求13所述的插塞的形成方法，其特征在于，所述插塞材料为W，在所述接触孔内填充插塞材料前，还包括: 在所述接触孔的侧壁和底部形成阻挡层。
15.如权利要求14所述的插塞的形成方法，其特征在于，所述阻挡层包括Ti层，和位于所述Ti层上的TiN。
【文档编号】H01L21/768GK104425358SQ201310382848
【公开日】2015年3月18日 申请日期:2013年8月28日 优先权日:2013年8月28日
【发明者】韩秋华, 黄敬勇 申请人:中芯国际集成电路制造(上海)有限公司