一种沟槽型dmos单元及其制备方法和dmos器件的制作方法
【专利摘要】本发明公开了一种沟槽型DMOS单元及其制备方法和DMOS器件，主要内容包括：通过增大牺牲氧化层的厚度，使得在牺牲氧化层与刻蚀后的半导体层进行氧化反应时，可以将在刻蚀过程中对沟槽侧壁造成的损伤部位几乎完全氧化掉，从而，可以最大程度地减少沟槽损伤部位的存在，在一定程度上避免了源、漏极间的漏电，有效改善源、漏极间漏电敏感的问题。
【专利说明】-种沟槽型DMOS单元及其制备方法和DMOS器件
【技术领域】
[0001] 本发明涉及半导体【技术领域】，尤其涉及一种沟槽型DMOS单元及其制备方法和 DMOS器件。
【背景技术】
[0002] 现有技术中，沟槽型双扩散金属氧化物半导体（Double DifTused M0S，DMOS)器件 的应用范围极其广泛，构成沟槽型DMOS器件的沟槽型DMOS单元的沟槽制备过程非常重要， 主要包括；对半导体进行双沟槽刻蚀，并在刻蚀后暴露出来的表面生成一层厚度为500A 的牺牲氧化物，然后利用湿法腐蚀掉该牺牲氧化层，进而再利用气相沉积等生产工艺在去 除掉牺牲氧化层的半导体表面生成所需的栅氧。
[0003] 然而，在沟槽型DMOS单元的制备过程中，双沟槽侧壁并不是垂直的，而是呈85 度?87度倾斜状，在使用等离子体对半导体进行双沟槽刻蚀时，等离子体会对沟槽侧壁会 造成损伤，导致出现源、漏极间的漏电通道，使沟槽型DMOS单元在形成器件时，源、漏极间 漏电敏感，而对于沟槽型DMOS器件而言，源、漏极间是否漏电是衡量该器件本身的质量是 否可靠的重要参数，按照上述工艺制备的沟槽型DMOS单元会影响所构成的沟槽型DMOS器 件的正常运行。
【发明内容】
[0004] 本发明实施例提供一种沟槽型DMOS单元及其制备方法和DMOS器件，用W解决现 有技术中存在的沟槽型DMOS器件的源、漏极间漏电敏感的问题。
[0005] 本发明实施例采用W下技术方案：
[0006] -种沟槽型DMOS单元的制备方法，所述方法包括：
[0007] 对具有双沟槽的半导体层进行刻蚀；
[0008] 在刻蚀后的半导体层表面生长一层厚度为800A-1000A、用于与半导体层表面进 行氧化反应的牺牲氧化层；
[0009] 腐蚀所述牺牲氧化层后，在所述半导体层表面生成栅氧。
[0010] 在本发明实施例提供的沟槽型DMOS单元的制备方法中，通过增大牺牲氧化层的 厚度，使得在牺牲氧化层与刻蚀后的半导体层进行氧化反应时，可W将在刻蚀过程中对沟 槽侧壁造成的损伤部位几乎完全氧化掉，从而，可W最大程度地降低沟槽损伤部位的存在， 在一定程度上避免了源、漏极间的漏电，有效改善源、漏极间漏电敏感的问题。
[0011] 优选地，所述牺牲氧化层的厚度为800A、850A、900A, 950A或1000A。
[0012] 在本发明实施例提供的沟槽型DMOS单元的制备方法中，可W根据实际需求和工 艺设备的限制，选择合适的牺牲氧化层的厚度，在一定程度上提高了制备工艺的灵活性。
[0013] 优选地，腐蚀所述牺牲氧化层后，沟槽的开口宽度不大于第一 口限值，且双沟槽之 间的距离不小于第二口限值。
[0014] 在本发明实施例提供的沟槽型DMOS单元的制备方法中，使沟槽的开口宽度不至 于过大，双沟槽之间的距离不至于过小，可使后续工艺能够正确执行。
[0015] -种利用沟槽型DM0S单元的方法制备的沟槽型DM0S单元，双沟槽侧壁一定厚度 的表面与厚度为800A-1000A的牺牲氧化层氧化反应掉。
[0016] 在本发明实施例提供中，提供了一种利用沟槽型DM0S单元的方法制备的沟槽型 DM0S单元，在制备该沟槽型DM0S单元时，通过增大牺牲氧化层的厚度，使得在牺牲氧化层 与刻蚀后的半导体层进行氧化反应时，可W将在刻蚀过程中对沟槽侧壁造成的损伤部位几 乎完全氧化掉，从而，可W降低沟槽损伤部位的存在，在一定程度上避免了源、漏极间的漏 电，有效改善源、漏极间漏电敏感的问题。
[0017] 优选地，所述牺牲氧化层的厚度为800A、850A、900A. 950A或1000A。
[0018] 在本发明实施例中，提供了一种利用沟槽型DM0S单元的方法制备的沟槽型DM0S 单元，在其制备过程中，可W根据实际需求和工艺设备的限制，选择合适的牺牲氧化层的厚 度，在一定程度上提高了制备工艺的灵活性。
[0019] 优选地，腐蚀所述牺牲氧化层后，沟槽的开口宽度不大于第一 口限值，且双沟槽之 间的距离不小于第二口限值。
[0020] 在本发明实施例中，提供了一种利用沟槽型DM0S单元的方法制备的沟槽型DM0S 单元，在其制备过程中，使沟槽的开口宽度不至于过大，双沟槽之间的距离不至于过小，可 使后续工艺能够正确执行。
[0021] 一种沟槽型DM0S器件，包括所述的沟槽型DM0S单元。
[0022] 在本发明实施例提供中，提供了一种包括沟槽型DM0S单元的沟槽型DM0S器件，在 制备沟槽型DM0S单元时，通过增大牺牲氧化层的厚度，使得在牺牲氧化层与刻蚀后的半导 体层进行氧化反应时，可W将在刻蚀过程中对沟槽侧壁造成的损伤部位几乎完全氧化掉， 从而，可W降低沟槽损伤部位的存在，在一定程度上避免了源、漏极间的漏电，有效改善源、 漏极间漏电敏感的问题。
【专利附图】
【附图说明】
[0023] 为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使 用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本 领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可W根据该些附图获得其 他的附图。
[0024] 图1为本发明实施例一中的双沟槽型DM0S单元的制备方法步骤示意图；
[00巧]图2为本发明实施例一中的刻蚀后对沟槽侧壁造成损伤的沟槽型DM0S单元的结 构示意图；
[0026] 图3为本发明实施例一中的生长牺牲氧化层后的双沟槽型DM0S单元的结构示意 图；
[0027] 图4为本发明实施例一中的去除沟槽侧壁损伤部位的双沟槽型DM0S单元的结构 示意图；
[0028] 图5为本发明实施例一中的生长栅氧后的双沟槽型DM0S单元的结构示意图。
【具体实施方式】
[0029] 为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进 一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施 例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的 所有其它实施例，都属于本发明保护的范围。
[0030] 由于沟槽型DM0S单元的双沟槽在等离子体刻蚀过程中，会造成沟槽侧壁的损伤， 因此，导致形成的沟槽型DM0S器件的源、漏极间的漏电。目前，在沟槽型DM0S单元的制备 过程中，会在完成沟槽刻蚀后，在半导体层表面生长一层500A左右的牺牲氧化层，使该氧 化层与半导体层表面进行氧化反应，该样，就可W氧化掉一定厚度的半导体层表面。然而， 500A左右的牺牲氧化层的厚度有限，大致能氧化掉200A左右的半导体层，但实际工艺 中，沟槽侧壁的损伤不止200A，因而，目前的方法不能将沟槽侧壁的损伤部位全部氧化，仍 然会形成源、漏极间的漏电通道。
[0031] 为此，本发明提供了一种新的沟槽型DM0S单元的制备方法，通过增加牺牲氧化层 的厚度，利用该牺牲氧化层与半导体层表面进行氧化反应，在氧化掉半导体层表面的同时， 几乎可W将沟槽刻蚀过程产生的损伤部位全部氧化掉，相对于现有技术方案中只能将损伤 部位部分氧化的情况而言，本发明在不改变沟槽型DM0S工艺流程的情况下，仅通过增大牺 牲氧化层的厚度，就能够有效改善沟槽型DM0S单元的源、漏极间的漏电情况，因而，在一定 程度上提高了沟槽型DM0S单元W及沟槽型DM0S器件的使用效果。
[0032] 下面结合具体实施例对本发明方案进行详细描述，需要说明都是，本发明并不局 限于W下实施例。
[0033] 实施例一：
[0034] 本发明实施例一提供了一种沟槽型DM0S单元的制备方法，如图1所示，主要包括 W下步骤：
[00巧]步骤101 ;对具有双沟槽的半导体层进行刻蚀。
[0036] 在本步骤101中，需要对双沟槽的半导体层进行等离子体刻蚀，然而，由于所述半 导体层的沟槽侧壁并不是垂直的，因此，当对侧壁具有一定倾斜角度的沟槽进行等离子体 刻蚀时，会不可避免的造成侧壁损伤，如图2所示，为刻蚀后对沟槽侧壁造成损伤的沟槽型 DM0S单元的结构示意图。
[0037] 步骤102 ;在刻蚀后的半导体层表面生长一层厚度为800A-1000A、用于与半导 体层表面进行氧化反应的牺牲氧化层。
[0038] 在本步骤102中，由于上述步骤101的刻蚀而导致沟槽侧壁产生损伤，因而，需要 在刻蚀后的半导体层表面生长一层牺牲氧化层，如图3所示，为生长牺牲氧化层后的沟槽 型DM0S单元的结构示意图。其中，可W利用物理气相沉积或化学气相沉积等方式在刻蚀后 的半导体层表面沉积一层厚度范围为800A-1000A的牺牲氧化层，用W与其接触的半导 体层表面进行氧化反应。在整个氧化反应结束后，所述牺牲氧化层会将刻蚀后的半导体层 表面氧化掉，同时，在该氧化反应过程中，沟槽侧壁产生的损伤部位也会被氧化掉，而且，由 于本发明实施例采用沉积厚度范围为800A-IOOOA的牺牲氧化层，一般情况下，牺牲氧化 层可氧化自身厚度40%的半导体层，因此，经过本步骤102后，可氧化掉320A-400A厚度 的半导体层，沟槽侧壁损伤部位几乎可W被完全氧化掉。
[0039] 虽然生成牺牲氧化层越厚，可W氧化掉越多的半导体层，可使损伤部位尽可能地 被氧化掉，但是，考虑到牺牲氧化层过厚，会导致沟槽的开口宽度过大，双沟槽之间的距离 过小，如图4所示，不利于后续工艺的继续执行，因此，需要根据实际需求和工艺设备的限 定，为牺牲氧化层设定合理的厚度范围，例如，可W选择800A、850A、900A、950A或 1000A。。牺牲氧化层的厚度范围根据沟槽型DM0S单元的结构来合理设定，经过实验发现， 当牺牲氧化层的厚度为800A-1OOOA时，可在基本氧化掉沟槽侧壁的损伤部位时，不至于 使沟槽的开口宽度过大(一般能够保证开口宽度小于第一 口限值)，双沟槽之间的距离不至 于过小（一般能够保证双沟槽之间的距离大于第二口限值)，该里的第一口限值和第二口限 值都可W是经验值。
[0040] 例如；当所要制备的沟槽型DM0S单元的沟槽的开口宽度限定严格，且双沟槽之间 的距离需较大时，可选择厚度相对较小的牺牲氧化层，如可W选择800A厚的牺牲氧化层； 再例如：当所要制备的沟槽型DM0S单元的沟槽的开口宽度限定较宽松时，且双沟槽之间 的距离要求较小时，可选择厚度相对较大的牺牲氧化层，如可W选择1000A厚的牺牲氧化 层。
[0041] 步骤103 ;腐蚀所述牺牲氧化层。
[0042] 在本步骤103中，需要对上述步骤102中牺牲氧化层氧化掉的半导体层表面W及 该牺牲氧化层进行湿法腐蚀。具体地，可W通过化学溶液浸泡沉积了牺牲氧化层的半导体 层，其中，所述化学溶液不与半导体层进行化学反应，仅与牺牲氧化物W及被该牺牲氧化物 氧化掉的部分进行化学反应，并将所有氧化物腐蚀掉。此时，就可W将沟槽侧壁的损伤部位 去除掉，而且几乎完全去除，形成如图4所示的去除沟槽侧壁损伤部位的沟槽型DM0S单元 的结构示意图。
[0043] 步骤104 ;在所述半导体层表面生成栅氧。
[0044] 在本步骤中，可W利用物理气相沉积或化学气相沉积等方式，在腐蚀掉牺牲氧化 层的半导体层表面生成栅氧，如图5所示。
[0045] 在本发明实施例提供的沟槽型DM0S单元的制备方法中，通过增大牺牲氧化层的 厚度，使得在牺牲氧化层与刻蚀后的半导体层进行氧化反应时，可W将在刻蚀过程中对沟 槽侧壁造成的损伤部位几乎完全氧化掉，从而，可W降低沟槽损伤部位的存在，在一定程度 上避免了源、漏极间的漏电，有效改善源、漏极间漏电敏感的问题。
[004引 实施例二：
[0047] 对应于本发明实施例一提供的沟槽型DM0S单元的制备方法，本发明实施例二还 提供了一种利用实施例一所述的方法制备的沟槽型DM0S单元，所述沟槽型DM0S单元中的 半导体层的双沟槽侧壁一定厚度的表面与厚度为800A-1000A的牺牲氧化层氧化反应 掉。
[004引其中，所述牺牲氧化层的厚度为800A、850A、900A、950A或lOOOA;
[0049] 所述半导体的沟槽的开口宽度不大于第一口限值，且双沟槽之间的距离不小于第 二口限值。
[0050] 实施例S :
[0051] 本发明实施例H还提供了一种沟槽型DM0S器件，该沟槽型DM0S器件包括上述实 施例二所提供的沟槽型DM0S单元，此外，还包括现有技术中的其它结构单元。
[0052] 尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造 性概念，则可对该些实施例作出另外的变更和修改。所W，所附权利要求意欲解释为包括优 选实施例W及落入本发明范围的所有变更和修改。
[0053] 显然，本领域的技术人员可W对本发明进行各种改动和变型而不脱离本发明的精 神和范围。该样，倘若本发明的该些修改和变型属于本发明权利要求及其等同技术的范围 之内，则本发明也意图包含该些改动和变型在内。
【权利要求】
1. 一种沟槽型DMOS单元的制备方法，其特征在于，所述方法包括： 对具有双沟槽的半导体层进行刻蚀； 在刻蚀后的半导体层表面生长一层厚度为800A-1000A、用于与半导体层表面进行 氧化反应的牺牲氧化层； 腐蚀所述牺牲氧化层后，在所述半导体层表面生成栅氧。
2. 如权利要求1所述的方法，其特征在于，所述牺牲氧化层的厚度为800A、 85〇A、900A、950A或 1000A。
3. 如权利要求1所述的方法，其特征在于， 腐蚀所述牺牲氧化层后，沟槽的开口宽度不大于第一门限值，且双沟槽之间的距离不 小于第二门限值。
4. 一种利用权利要求1所述的方法制备的沟槽型DMOS单元，其特征在于，双沟槽侧壁 一定厚度的表面与厚度为800A-1000人的牺牲氧化层氧化反应掉。
5. 如权利要求4所述的沟槽型DMOS单元，其特征在于，所述牺牲氧化层的厚度为 800A, 85〇A、900A、950A成 1000A。
6. 如权利要求4所述的沟槽型DMOS单元，其特征在于， 腐蚀所述牺牲氧化层后，沟槽的开口宽度不大于第一门限值，且双沟槽之间的距离不 小于第二门限值。
7. -种沟槽型DMOS器件，其特征在于，包括权利要求4?6任一所述的沟槽型DMOS单 JLi〇
【文档编号】H01L29/78GK104465754SQ201310451145
【公开日】2015年3月25日 申请日期:2013年9月25日 优先权日:2013年9月25日
【发明者】赵圣哲 申请人:北大方正集团有限公司, 深圳方正微电子有限公司