一种沟槽型vdmos制造方法和一种沟槽型vdmos的制作方法
【技术领域】
[0001]本发明涉及半导体制造工艺领域，尤其涉及一种沟槽型VDMOS制造方法和一种沟槽型VDMOS。
【背景技术】
[0002]垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)兼有双极晶体管和普通金属-氧化物半导体场效应晶体管(MOS)器件的优点，无论是开关应用还是线形应用，VDMOS都是理想的功率器件。VDMOS主要应用于电机调速、逆变器、不间断电源、电子开关、高保真音响、汽车电器和电子镇流器等。
[0003]在沟槽型VDMOS器件中，由于沟槽的作用，当器件开启时，栅极电压令沟槽中的多晶硅带正压，在沟槽周边吸引了大量的电子，使得沟槽附近的区域电阻率较低，通过器件的电流集中靠近在沟槽边缘流动。如图1所示，沟槽与沟槽之间没有电流通过，沟槽周边则为电流集中区。
[0004]根据以上描述可以看出，通过VDMOS器件的电流非常不均匀，有的区域电流很集中，有的区域则没有电流流过。对于电流集中的区域，容易因为局部过热发生烧毁现象，不利于大电流的通过。
【发明内容】
[0005](一)要解决的技术问题
[0006]本发明提供一种沟槽型VDMOS制造方法和一种沟槽型VDM0S，以解决现有技术中当大电流通过时容易由于局部过热而发生烧毁现象的技术问题。
[0007](二)技术方案
[0008]为解决上述技术问题，本发明提供一种沟槽型VDMOS制造方法，包括:
[0009]在第一导电类型衬底上，形成包括低电阻区的第一导电类型外延层，所述低电阻区位于所述第一导电类型外延层内部，与所述第一导电类型衬底平行；
[0010]在所述第一导电类型外延层形成栅极，所述栅极底部位于所述低电阻区底部；
[0011 ] 在所述第一导电类型外延层形成第二导电类型体区和第一导电类型源区，所述第二导电类型与第一导电类型相反，所述第二导电类型体区底部位于所述低电阻区顶部；
[0012]在所述第一导电类型外延层表面形成介质层和源极金属层，在所述第一导电类型衬底背面形成漏极金属层。
[0013]进一步地，
[0014]所述第一导电类型为N型，所述第二导电类型为P型。
[0015]进一步地，
[0016]所述第一导电类型为P型，所述第二导电类型为N型。
[0017]进一步地，所述形成包括低电阻区的第一导电类型外延层包括:在生长外延层时，在纵向区域调整掺杂浓度，形成包括低电阻区的第一导电类型外延层，所述掺杂浓度根据器件参数决定。
[0018]进一步地，所述低电阻区的厚度为:0.1um?1.0um。
[0019]另一方面，本发明还提供一种沟槽型VDM0S，包括:
[0020]第一导电类型衬底；
[0021 ] 第一导电类型外延层，覆盖于所述第一导电类型衬底上，所述第一导电类型外延层内部包括低电阻区，所述低电阻区与所述第一导电类型衬底平行；
[0022]栅极，位于所述第一导电类型外延层内，底部位于所述低电阻区底部；
[0023]第二导电类型体区，所述第二导电类型与第一导电类型相反，位于所述第一导电类型外延层内，底部位于所述低电阻区顶部；
[0024]第一导电类型源区，位于所述第一导电类型外延层内；
[0025]介质层，位于所述第一导电类型外延层表面；
[0026]源极金属层，覆盖于所述第一导电类型外延层表面；
[0027]漏极金属层，位于在所述第一导电类型衬底背面。
[0028]进一步地，
[0029]所述第一导电类型为N型，所述第二导电类型为P型。
[0030]进一步地，
[0031]所述第一导电类型为P型，所述第二导电类型为N型。
[0032]进一步地，
[0033]所述低电阻区为:掺杂浓度比所述第一导电类型外延层高的区域，所述掺杂浓度根据器件参数决定。
[0034]进一步地，
[0035]所述低电阻区的厚度为:0.1um?1.0um。
[0036](三)有益效果
[0037]可见，在本发明提出的一种沟槽型VDMOS制造方法和一种沟槽型VDMOS中，对第一导电类型外延层的结构和掺杂区域进行了改进，优化了器件结构。通过在栅极底部和第二导电类型体区底部之间形成了一层低电阻区，使得通过器件的电流不会完全集中在沟槽周边区域，而是能够更加均匀分布，从而改善了因大电流局部过热容易发生的烧毁现象，具有更强的实用性。
【附图说明】
[0038]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0039]图1是现有技术中的沟槽型VDMOS结构和电流流向示意图；
[0040]图2是本发明实施例沟槽型VDMOS制造方法的基本流程示意图；
[0041]图3是本发明实施例沟槽型VDMOS衬底和外延层中各区域电阻率变化示意图；
[0042]图4是本发明实施例沟槽型VDMOS实际结构中衬底和外延层各区域电阻率变化示意图；
[0043]图5是本发明实施例沟槽型VDMOS电流流向示意图；
[0044]图6是本发明实施例沟槽型VDMOS在低电阻区较薄时的电流流向示意图；
[0045]图7是本发明实施例沟槽型VDMOS在低电阻区较厚时的电流流向示意图；
[0046]图8是本发明实施例沟槽型VDMOS低电阻区的位置示意图；
[0047]图9是本发明一个优选实施例沟槽型VDMOS制造方法的流程示意图；
[0048]图10是本发明实施例沟槽型VDMOS基本结构示意图。
【具体实施方式】
[0049]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0050]本发明实施例首先提出一种沟槽型VDMOS制造方法，参见图2所示，包括:
[0051]步骤201:在第一导电类型衬底上，形成包括低电阻区的第一导电类型外延层，所述低电阻区位于所述第一导电类型外延层内部，与所述第一导电类型衬底平行。
[0052]步骤202:在所述第一导电类型外延层形成栅极，所述栅极底部位于所述低电阻区底部。
[0053]步骤203:在所述第一导电类型外延层形成第二导电类型体区和第一导电类型源区，所述第二导电类型与第一导电类型相反，所述第二导电类型体区底部位于所述低电阻区顶部。
[0054]步骤204:在所述第一导电类型外延层表面形成介质层和源极金属层，在所述第一导电类型衬底背面形成漏极金属层。
[0055]可见，在本发明实施例提出的一种沟槽型VDMOS制造方法中，对第一导电类型外延层的结构和掺杂区域进行了改进，优化了器件结构。通过在栅极底部和第二导电类型体区底部之间形成了一层低电阻区，使得通过器件的电流不会完全集中在沟槽周边区域，而是能够更加均匀分布，从而改善了因大电流局部过热容易发生的烧毁现象，具有更强的实用性。
[0056]在本发明的一个实施例中，优选地，第一导电类型可以为N型，相应地，第二导电类型可以为P型。
[0057]在本发明的另一个实施例中，优选地，第一导电类型可以为P型，相应地，第二导电类型可以为N型。
[0058]在本发明的一个实施例中，为了尽量在不增加工艺难度和制造成本的情况下形成第一导电类型外延层和低电阻区，优选地，在生长外延层时，可以采用在纵向区域调整掺杂浓度的方法，以形成第一导电类型外延层和低电阻区，如图3所示。其中，在第一导电类型外延层的初始生长阶段，掺杂浓度较低，电阻率较大；然后，在所需形成栅极的底部位置开始，可以根据器件参数调整生长时的掺杂浓度，形成局部低电阻率的区域；最后，在需要形成第二导电类型体区的底部，恢复最初的掺杂浓度继续生长外延层。包含低电阻区的沟槽型VDMOS器件的最终结构如图4所示。
[0059]在本发明实施例的实际应用中，需要控制低电阻区的厚度，以达到改善电流均匀性的目的。由于低电阻区的存在，能够使得电流从第二导电类型体区流出后，不再仅仅靠近沟槽边缘流动，而是可以有一部分首先通过低电阻区横向流动，随后再继续向漏极流动，如图5中箭头示意的电流流动方向所示。当这层低电阻区太薄时，电流仍然会直接流向漏极，无法达到上述作用效果，如图6。由于器件的第一导电类型外延层和第二导电类型体区接触面需要承受高压，而耐高压的要求是接触面两侧的电阻率要高，所以这层低电阻区也不能太厚，否则会影响器件的耐压性，如图7所示。优