包含湿蚀刻制程以移除氮化硅的半导体结构形成方法

包含湿蚀刻制程以移除氮化硅的半导体结构形成方法
【专利摘要】本发明涉及包含湿蚀刻制程以移除氮化硅的半导体结构形成方法，揭示于本文的方法包括：提供包含晶体管的半导体结构，该晶体管包含栅极电极与形成于该栅极电极的氮化硅侧壁间隔体。执行湿蚀刻制程。该湿蚀刻制程移除该氮化硅侧壁间隔体的至少一部分。该湿蚀刻制程包括应用包含氢氟酸与磷酸中的至少一个的蚀刻剂。
【专利说明】包含湿蚀刻制程以移除氮化硅的半导体结构形成方法
【技术领域】
[0001]本揭示内容大体有关于集成电路的领域，且更特别的是，有关于包含氮化硅的材料的选择性蚀刻。
【背景技术】
[0002]集成电路通常包含许多电路组件，特别是，包括数个场效晶体管。在场效晶体管中，栅极电极可用栅极绝缘层与信道区分开，该栅极绝缘层提供栅极电极与信道区之间的电气绝缘。形成邻接信道区的源极区及漏极区。
[0003]信道区、源极区及漏极区可形成于半导体材料中，其中信道区的掺杂与源极区及漏极区的掺杂相反。因此，在源极区、信道区之间以及在信道区、漏极区之间有PN过渡(PNtransition)。取决于施加于栅极电极的电压，场效晶体管可在开启状态(此时源极区与漏极区之间有相对高电导率)与关闭状态(此时源极区与漏极区之间有相对低电导率)之间切换。
[0004]图1a的示意横截面图图标在制造场效晶体管102的方法的第一阶段的半导体结构100，其包含场效晶体管102。
[0005]半导体结构100包含基板101以及形成于基板101上的半导体层103。场效晶体管102更包括形成于半导体层103中的源极区104与漏极区105，以及用栅极绝缘层107与半导体层103分开的栅极电极108。半导体层103在源极区104与漏极区105之间以及在栅极108下面的部分形成场效晶体管102的信道区。
[0006]源极区104、漏极区105与栅极电极108可各自包含硅化物部分120、121及110。可提供与栅极电极108邻接的二氧化硅侧壁间隔体112及氮化硅侧壁间隔体114。第一衬里层(liner layer) 111可形成于二氧化硅侧壁间隔体112、栅极电极108之间，以及第二衬里层113可形成于氮化硅侧壁间隔体114、二氧化硅侧壁间隔体112之间。第一衬里层111可包含氮化硅，以及第二衬里层113可包含二氧化硅。
[0007]图1a的半导体结构100可用现有制程形成，特别是，可包括用于加入掺杂材料于半导体层103、源极区104及漏极区105的离子植入制程，使得源极区104及漏极区105的掺杂与信道区的掺杂相反。被二氧化硅侧壁间隔体112及/或氮化硅侧壁间隔体114吸收的离子可用来提供源极区104及漏极区105的所欲掺杂物分布。
[0008]源极区104、漏极区105与栅极电极108之中的硅化物部分120、121、110可各自改善源极区104、漏极区105与栅极电极108的导电率。硅化物部分120、121、110的形成可通过在半导体结构100上面沉积金属层以及引发金属与层103与栅极电极108中的半导体材料的化学反应，例如，用热活化法。
[0009]在源极区104、漏极区105及硅化物部分120、121、110形成后，可执行选择性地移除氮化硅侧壁间隔体114的一部分的反应性离子蚀刻(RIE)制程，如图1a以箭头122示意图标者。
[0010]反应性离子蚀刻为干蚀刻制程，其中用在反应气体中产生的辉光放电(electricglow discharge)提供离子及自由基。在半导体结构100的表面上,可发生半导体结构100的材料与离子及/或自由基的化学反应。另外，半导体结构100的表面可用高能离子轰击，这可造成该表面的派射(sputtering)。由于该等化学反应以及该派射,可移除半导体结构100的表面的材料。
[0011]可通过适当地选择反应气体、以及调整参数(例如反应气体的压力以及放电的功率)来选择反应性离子蚀刻制程122。为了选择性地移除氮化硅侧壁间隔体114，反应性离子蚀刻制程122可经调适而以大于半导体结构100的其它材料的蚀刻速率移除氮化硅侧壁间隔体114的氮化硅。因此，在反应性离子蚀刻制程122中，可减少氮化硅侧壁间隔体114的尺寸，如图1b所示。
[0012]图1b的示意横截面图图标在制程的后面阶段的半导体结构100。
[0013]在反应性离子蚀刻制程122后，在半导体结构100上面可形成应力介电层(stressed dielectric layer) 116。应力介电层116可包含氮化娃以及可具有拉伸应力。可包含二氧化硅的蚀刻终止衬里115可形成于应力介电层116下面。
[0014]有拉伸应力的应力介电层116可改善电子在场效晶体管102的信道区中的移动率(mobility)，如果场效晶体管102为N型信道晶体管，这特别有利。用包括微影及蚀刻的制程可移除半导体结构100的P型信道晶体管的应力介电层116，以及在P型信道晶体管上面，可形成有压缩应力的应力介电层(未图标)用以改善电洞在P型信道晶体管的信道区中的移动率。
[0015]通过在形成应力介电层116之前移除部分氮化硅侧壁间隔体114，可加大半导体结构100的相邻场效晶体管的侧壁间隔体之间的间距。这允许产生较厚的应力介电层116，同时避免空穴在应力介电层116中形成。在形成场效晶体管102的电接触时，此类空穴可能被导电材料填满，例如钨，而导致电气短路。较厚的应力介电层116在场效晶体管102的信道区中可产生较高的应力。此外，通过移除部分氮化硅侧壁间隔体114，可在离信道区较小的距离处可提供应力介电层116。这也有助于在信道区中提供较高的应力。
[0016]不过，如上述，用反应性离子蚀刻制程蚀刻氮化硅侧壁间隔体114可能有与其关连的特定问题，下文会解释。
[0017]取决于用以形成如图1a所示的晶体管102的技术，氮化硅侧壁间隔体114可具有小悬突(small overhang) 119,其中氮化娃侧壁间隔体114由栅极电极108伸出的距离比第二衬里层113多一点，如图1a所示。在悬突119下面，半导体层103的部分半导体材料可暴露于邻近的硅化物部分120、121。由于用于蚀刻氮化硅的典型反应性离子蚀刻制程对于半导体材料(例如，硅)没有选择性，所以在半导体层103材料的暴露位置可能形成凹坑(pit) 118，如图1b所示。凹坑118可能使硅化物部分120、121与晶体管102的信道区之间的电阻增加，这对于晶体管102的效能有不利影响。
[0018]此外，在反应性离子蚀刻制程122期间，硅化物在硅化物部分120、121、110中可能发生溅射，使得硅化物轻微地被攻击而劣化，以及来自硅化物的金属粒子被纳入应力介电层116在栅极电极108附近的部分。因此，可能形成硅化物冠体(corona) 117，其中应力介电层116的材料包含溅射自部分120、121、110的硅化物的材料。硅化物冠体117可能增加在栅极电极108与经形成成用以提供电连接至源极区104及漏极区105的电接触之间的边际容量(fringe capacity)，特别是不移除应力介电层116的N型信道晶体管。这对于N型信道晶体管的AC效能有不利影响。此外，硅化物的劣化作用可能导致硅化物与接触源极区104及漏极区105的接触通孔(contact via)之间有较大的接触电阻,甚至损失至源极区104及/或漏极区105的电接触。
[0019]鉴于上述情况，本揭示内容是有关于允许改善晶体管的品质的技术，其中形成此类晶体管的制造技术是用蚀刻制程部分或完全移除包含氮化硅的特征。

【发明内容】

[0020]为供基本理解本发明的一些方面，提出以下简化的总结。此总结并非本发明的穷举式总览。它不是想要识别本发明的关键或重要组件或者是描绘本发明的范畴。唯一的目的是要以简要的形式提出一些概念作为以下更详细的说明的前言。
[0021]揭示于本文的一示范方法包括:提供包含晶体管的半导体结构。该晶体管包含栅极电极与形成于该栅极电极的氮化硅侧壁间隔体。执行移除该氮化硅侧壁间隔体的至少一部分的湿蚀刻制程。该湿蚀刻制程包括应用包含氢氟酸与磷酸中的至少一个的蚀刻剂。
[0022]揭示于本文的另一示范方法包括:提供半导体结构，其包含由包含氮化硅的第一材料形成的第一特征，以及由包含二氧化娃、氧化铪、氮氧娃铪(hafnium siliconoxynitride)、娃、娃/锗、金属、娃化物及娃锗化物(germano_siIicide)中至少一个的第二材料形成的第二特征。对于该第二特征有选择性地蚀刻该第一特征。该蚀刻步骤包括以在约40至100°C范围内的温度暴露该第一特征及该第二特征于包含浓度在约0.0057至0.057质量百分比范围内的氢氟酸的蚀刻剂。
[0023]揭示于本文的又一示范方法包括:提供半导体结构，其包含由包含氮化硅的第一材料形成的第一特征，以及由包含二氧化硅、氮氧硅铪、硅、硅/锗、硅化物及硅锗化物中的至少一个的第二材料形成的第二特征。对于该第二特征有选择性地蚀刻该第一特征。该蚀刻步骤包括暴露该第一特征及该第二特征于蚀刻剂。在约Iio至150°C范围内的温度，该蚀刻剂包含浓度在约60至85质量百分比范围内的磷酸。
【专利附图】

【附图说明】
[0024]参考以下结合附图的说明可明白本揭示内容，其中类似的组件是以相同的组件符号表不。
[0025]图1a及图1b的横截面图示意图标在现有形成半导体结构方法的阶段的半导体结构；以及
[0026]图2a至图2d的示意横截面图根据示范具体实施例图标在方法的阶段的半导体结构。
[0027]尽管本发明容易做成各种修改及替代形式，本文仍以附图为例图标几个本发明的特定具体实施例且详述其中的细节。不过，应了解本文所描述的特定具体实施例不是想要把本发明限定成本文所揭示的特定形式，反而是，本发明是要涵盖落入由随附权利要求书定义的本发明精神及范畴内的所有修改、等价及替代性陈述。
[0028]符号说明
[0029]100 半导体结构101、201基板
102、202场效晶体管103、203半导体层
104、204源极区105、205漏极区
107、207栅极绝缘层108、208栅极电极
110、210硅化物部分111、211第一衬里层
112、212二氧化硅侧壁间隔体
113、213第二衬里层1M、214氮化硅侧壁间隔体 115 蚀刻终止衬里116、216应力介电层
117 硅化物冠体118凹坑
119小悬突120、121、220、221 硅化物部分
122 箭头200 半导体结构
206 绝缘结构215蚀刻终止层
219悬突222预清洗制程
223物理气相沉积制程224金属层
225 液体蚀刻剂。
【具体实施方式】
[0030]以下描述本发明的各种示范具体实施例。为了清楚说明，本专利说明书没有描述实际具体实作的所有特征。当然，应了解，在开发任一此类的实际具体实施例时，必需做许多与具体实作有关的决策以达成开发人员的特定目标，例如遵循与系统相关及商务有关的限制，这些都会随着每一个具体实作而有所不同。此外，应了解，此类开发即复杂又花时间，不过对本技艺一般技术人员而言在阅读本揭示内容后将会是例行工作。
[0031]此时以参照附图来描述本发明。示意图标于附图的各种结构、系统及装置仅供解释以及避免熟谙此艺者所现有的细节混淆本发明。尽管如此，仍纳入附图用来描述及解释本揭示内容的示范实施例。应使用与相关技艺技术人员所熟悉的意思一致的方式理解及解释用于本文的字汇及词组。本文没有特别定义的术语或词组(即，与熟谙此艺者所理解的普通惯用意思不同的定义)是想要用术语或词组的一致用法来暗示。在这个意义上，希望术语或词组具有特定的意思时(即，不同于熟谙此艺者所理解的意思)，则会在本专利说明书中以直接明白地提供特定定义的方式清楚地陈述用于该术语或词组的特定定义。
[0032]本揭示内容提供数种方法，其中用湿蚀刻制程对于半导体结构的其它材料有选择性地蚀刻半导体结构中的氮化硅。由于该湿蚀刻制程的选择性，暴露于湿蚀刻制程所用的蚀刻剂的氮化硅的蚀刻速率可大于其它材料的蚀刻速率。蚀刻速率的定量表示可用特征(例如，由特定材料形成的材料层)在该材料暴露于蚀刻剂时在单位时间被移除的部分厚度。通常蚀刻速率的单位为埃/分钟。
[0033]在数个具体实施例中，用于该湿蚀刻制程的蚀刻剂可包含稀释氢氟酸。在相对高浓度的氢氟酸及相对低的温度，使用氢氟酸的湿蚀刻制程所得到的氮化硅蚀刻速率可小于二氧化硅的蚀刻速率。不过，在相对低浓度的氢氟酸(例如，可用相对大量的水稀释浓氢氟酸得到)，以及在相对高的温度，该湿蚀刻制程所得到的氮化硅蚀刻速率可大于二氧化硅的蚀刻速率，借此可对于二氧化硅有选择性地移除氮化硅。
[0034]在其它具体实施例中，用于该湿蚀刻制程的蚀刻剂可包含磷酸，其中可使用以相对高浓度的磷酸及相对高温执行的湿蚀刻制程。
[0035]在数个具体实施例中，如上述的湿蚀刻制程可用来选择性地移除在形成于半导体结构内的场效晶体管的栅极电极形成的氮化硅侧壁间隔体。
[0036]由于用于如上述的湿蚀刻制程的蚀刻剂对于用以形成晶体管的半导体材料(例如，硅及/或硅/锗)可提供相对低蚀刻速率，可避免或至少减少在晶体管中该半导体材料暴露于蚀刻剂的部分形成凹坑。此外，用湿蚀刻制程移除氮化硅侧壁间隔体或彼的一部分有助于避免与材料溅射于半导体结构表面上有关的问题，例如，形成于晶体管的源极区、漏极区及/或栅极电极的一部分中的硅化物。
[0037]图2a的示意横截面图根据一具体实施例图标处于第一制程阶段的半导体结构200。半导体结构200包含基板201，在基板201上方形成半导体层203。基板201可为任何适当的承载材料，例如半导体材料、结合绝缘材料的半导体材料及其类似者。
[0038]在数个具体实施例中，半导体层203与基板201可形成绝缘体上覆硅(SOI)组构，其中半导体层203是形成于基板201的绝缘表面部分上，例如形成出半导体晶圆片上的绝缘层的部分表面。
[0039]在其它具体实施例中，半导体层203与基板201可形成块体组构，其中半导体层203是形成于基板201的实质结晶半导体材料上，及/或半导体层203与基板201为一体。
[0040]半导体层203及/或基板201中的半导体材料可包含硅，例如实质纯硅。在其它具体实施例中，半导体层203可包含除实质纯硅以外的半导体材料，例如硅/锗，这有助于提供半导体层203的应变。该应变可增加电子及/或电洞在半导体层203中的移动率。
[0041]半导体结构200更可包含绝缘结构206，在数个具体实施例中，其形式可为分开半导体层203被绝缘结构206围封的部分与半导体层203的其它部分(未图标)的浅沟槽隔离。
[0042]半导体层203被绝缘结构206围封的部分可形成场效晶体管202的主动区，以及可包含特定的阱掺杂(well doping)，这种掺杂是根据场效晶体管202的类型来选定。为了形成N型信道场效晶体管202，半导体层203被围封绝缘结构206的部从可掺杂P型掺杂物，以及如果形成P型信道场效晶体管202，可掺杂N型掺杂物。
[0043]场效晶体管202包含用栅极绝缘层207与半导体层203分开的栅极电极208。
[0044]栅极绝缘层207可包含电介质常数大于二氧化硅的电介质常数的高k材料。在数个具体实施例中，栅极绝缘层207或彼的一部分可由氧化铪及/或氮氧硅铪形成。在其它具体实施例中，栅极绝缘层207可由二氧化硅形成。
[0045]栅极电极208可包含多晶硅及/或一或更多金属。在数个具体实施例中，栅极电极208可包含由氮化钛及/或铝形成的一或更多层。例如，栅极电极208可具有氮化钛-铝-氮化钛组构。在其它具体实施例中，栅极电极208可由多晶硅形成。
[0046]在栅极电极208，可形成二氧化硅侧壁间隔体212及氮化硅侧壁间隔体214，其中二氧化硅侧壁间隔体212可形成于栅极电极208、氮化硅侧壁间隔体214之间。可包含氮化硅的第一衬里层211可形成于栅极电极208、二氧化硅侧壁间隔体212之间，以及可包含二氧化硅的第二衬里层213可形成于二氧化硅侧壁间隔体212、氮化硅侧壁间隔体214之间。
[0047]部分第一衬里层211可在二氧化硅侧壁间隔体212下面延伸，借此用第一衬里层211分开二氧化硅侧壁间隔体212与半导体层203。部分第二衬里层213可在氮化硅侧壁间隔体214下面延伸，借此用第二衬里层213分开氮化硅侧壁间隔体214与半导体层203。
[0048]场效晶体管202更可包含源极区204与漏极区205。源极区204及漏极区205的掺杂可与场效晶体管202中设于栅极电极208下面的信道区的掺杂相反。因此，在场效晶体管202为P型信道场效晶体管的具体实施例中，信道区包含N型掺杂物，以及源极区204与漏极区205包含P型掺杂物。在场效晶体管202为N型信道晶体管的具体实施例中，信道区包含P型掺杂物，以及源极区204与漏极区205包含N型掺杂物。
[0049]栅极电极208可在与图2a至图2d的图纸平面垂直的方向延伸。在一些具体实施例中，栅极电极208可延伸越过围封场效晶体管202的主动区的绝缘结构206，以及可与邻接场效晶体管202的场效晶体管(未图标)的栅极电极形成一体。因此，栅极电压可同时施加至场效晶体管202及邻近场效晶体管的栅极电极。
[0050]如图2a所示的半导体结构200可用公认有效用于形成半导体结构的方法形成，包括微影技术、蚀刻技术、离子植入技术以及沉积及平坦化制程。
[0051]可在源极区204中形成硅化物部分220、221，以及视需要，在栅极电极208中形成硅化物部分210 (参考图2c)。
[0052]硅化物部分220、221、210的形成可包含预清洗制程，如在图2a中以箭头222示意图标者。该预清洗制程可自源极区204、漏极区205及/或栅极电极208移除污染物。此夕卜，预清洗制程222可移除源极区204、漏极区205以与栅极电极208 (栅极电极208包含硅的具体实施例)的原生氧化硅。
[0053]预清洗制程222可包括暴露半导体结构200于还原气体(例如，氢或氨)以及惰性气体(例如，氩、氦或氮)。另外或替换地，预清洗制程222可包含远距电浆预清洗，其中提供半导体结构200于反应室中以及暴露于在与该反应室分开的电浆产生室中产生的电浆。在数个具体实施例中，在包含CF4、SF6及/或NF3的蚀刻气体中可用放电来产生电浆。替换地或附加地，可进行直接在反应室中产生电浆的电浆预清洗制程。在其它的具体实施例中，预清洗制程222可包括利用氢氟酸的湿清洗制程。
[0054]为了移除半导体结构200的原生氧化硅，预清洗制程222可适合移除二氧化硅。因此，在第二衬里层213包含二氧化硅的具体实施例中，预清洗制程222可影响第二衬里层213。
[0055]预清洗制程222可为实质等向性，使得二氧化硅由半导体结构200的部分表面移除的速率不取决于该表面部分的取向，或与该表面部分的取向的依赖程度相对低。因此，在预清洗制程222中，可移除第二衬里层213在氮化硅侧壁间隔体214下面的部分，以及可形成氮化硅间隔体214的悬突219 (参考图2b)。在悬突219下面，可暴露源极区204及漏极区205的半导体材料。
[0056]图2b的示意横截面图在预清洗制程222后的制程阶段的半导体结构200。在半导体结构200上面可形成金属层224。特别是，金属层224可覆盖源极区204、漏极区205与栅极电极208。金属层224可包含镍。在其它具体实施例中，金属层224可包含除镍以外的金属，例如钛或钴。
[0057]金属层224可用物理气相沉积制程形成，如图2b中以箭头223示意图标者。物理气相沉积制程223可包含溅镀沉积制程，其中是使用由金属形成供用于金属层224的靶电极(target electrode)。
[0058]用于形成金属层224的制程223可为非等向性沉积制程，其中金属沉积于半导体结构200的实质水平部分(例如，源极区204及漏极区205的表面)与栅极电极208的正面上的速率大于金属沉积于倾斜表面部分(例如，氮化硅侧壁间隔体214的侧表面)的速率。甚至在氮化硅侧壁间隔体的悬突219下面可得到更低的沉积速率，或实质完全没有金属沉积。因此，金属层224在半导体结构200的表面的实质水平部分有大于倾斜表面部分的厚度，以及在氮化硅侧壁间隔体214的悬突219下面可能形成空穴。
[0059]图2c的示意横截面图图标处于制程的后面阶段的半导体结构200。
[0060]在形成金属层224后,可引发金属层224的金属与源极区204、漏极区205与栅极电极208 (视需要)的半导体材料的化学反应。化学反应的引发可包括热制程，例如，快速退火制程，其中在例如包含氮的惰性气体环境中，半导体结构200暴露于例如在约300至800°C范围内的温度，持续一段相对短的时间，例如约30秒。
[0061]在半导体层203包含硅的具体实施例中，层224的金属与层203中的硅的化学反应可在源极区204中产生硅化物部分220以及在漏极区205中产生硅化物部分221。在层203的半导体材料包含硅/锗的具体实施例中，层224的金属与硅/锗的化学反应可产生硅锗化物，使得硅化物部分220、221包含硅锗化物。此外，在栅极电极208包含硅或硅/锗的具体实施例中，硅或硅/锗与金属的化学反应可各自形成硅化物或硅锗化物，使得栅极电极208包含含有硅化物及/或硅锗化物的硅化物部分210。
[0062]在金属层224的金属与半导体层203及视需要的栅极电极208的材料化学反应后，可移除未反应金属。在金属层224包含镍的具体实施例中，这可用硫酸与过氧化氢的混合物完成。如果金属层224包含钛或钴，氢氧化铵水溶液与过氧化氢的混合物可用来移除未反应金属。
[0063]在由半导体结构200移除金属层224的未反应金属后，源极区204及漏极区205的硅化物部分220、221的各自硅化物在半导体结构200的表面露出。在栅极电极208包含多晶硅或硅/锗的具体实施例中，以及金属层224的金属与多晶硅或硅/锗反应，栅极电极208的硅化物部分210在半导体结构200的表面露出。除了硅化物以外，沟槽绝缘结构206、二氧化硅侧壁间隔体212及第二衬里层213的二氧化硅也可在半导体结构的表面露出。此夕卜，氮化娃侧壁间隔体214的氮化娃可在半导体结构200的表面露出。
[0064]如果在金属层224的形成期间在氮化硅侧壁间隔体214的悬突219下面形成空穴，如上述，源极区204及漏极区205的硅化物部分220、221不须延伸至第二衬里层213。反而，在第二衬里层213与硅化物部分220之间可能存在暴露半导体层203的半导体材料的一或更多部分，特别是在悬突219下面。
[0065]可执行用以移除氮化硅侧壁间隔体214的至少一部分的湿蚀刻制程。在该湿蚀刻制程中，使半导体结构200暴露于液体蚀刻剂225，例如把半导体结构200插入液体蚀刻剂225，或喷洒液体蚀刻剂225于半导体结构200的表面。因此，在半导体结构200 (特别是，绝缘结构206)的表面的特征，源极区204及漏极区205中的硅化物部分220、221，栅极电极208，二氧化硅侧壁间隔体212，衬里层211、213，以及氮化硅侧壁间隔体214都暴露于该蚀刻剂。如果部分半导体层203在氮化硅侧壁间隔体214的悬突219下面露出，这些部分也可暴露于该蚀刻剂。
[0066]通过提供有适当温度的蚀刻剂225及/或湿蚀刻制程在其中进行的环境的温度可调整湿蚀刻制程的执行温度。在半导体结构200插入蚀刻剂225的具体实施例中，可提供温度可控蚀刻剂浴槽。在蚀刻剂225喷洒至半导体结构200表面的具体实施例中，在温度可控室中可进行蚀刻制程。
[0067]蚀刻剂225可经调适成以大于半导体结构200中在半导体结构200表面暴露的其它特征的材料的蚀刻速率移除氮化硅，借此以对于在半导体结构200表面暴露的一或更多其它材料有选择性地移除氮化硅。
[0068]特别是，湿蚀刻制程可经调适成以对于二氧化硅、硅、硅/锗、硅化物及/或硅锗化物有选择性地移除氮化硅侧壁间隔体214的氮化硅。在数个具体实施例中，蚀刻剂225也经调适成以对于可能存在于栅极电极的金属(例如，氮化钛及铝)以及可能存在于栅极绝缘层207的高k介电材料(例如，氧化铪及/或氮氧硅铪)有选择性地蚀刻氮化硅。
[0069]在数个具体实施例中，蚀刻剂225可包含氢氟酸。得到对于如上述在半导体结构200表面暴露的其它材料有选择性地蚀刻氮化硅的蚀刻剂225可通过调整氢氟酸的浓度以及湿蚀刻制程的执行温度借此有所欲选择性的蚀刻制程，下文会有更详述的解释。
[0070]调整氢氟酸的浓度可通过用水稀释浓氢氟酸，其中是选择稀释比(为了稀释浓氢氟酸而混合的水与浓氢氟酸的容积比)，借此得到有所欲浓度的稀释氢氟酸。
[0071]在数个具体实施例中，通过稀释浓度约49质量百分比的浓氢氟酸可得到用作蚀刻剂225的稀释氢氟酸。
[0072]表I
[0073]
【权利要求】
1.一种方法，包含: 提供包含晶体管的半导体结构，该晶体管包含栅极电极与形成于该栅极电极的氮化硅侧壁间隔体；以及 执行移除该氮化硅侧壁间隔体的至少一部分的湿蚀刻制程，其中，该湿蚀刻制程包括应用包含氢氟酸与磷酸中的至少一个的蚀刻剂。
2.根据权利要求1所述的方法，其中，该半导体结构更包括邻接该氮化硅侧壁间隔体的源极区及漏极区，以及其中，该源极区、该漏极区及该栅极电极在该湿蚀刻制程中暴露于该蚀刻剂。
3.根据权利要求2所述的方法，其中，该源极区、该漏极区及该栅极电极中的至少一个包含硅化物与硅锗化物中的至少一个。
4.根据权利要求2所述的方法，其中，该栅极电极包含金属。
5.根据权利要求2所述的方法，其中，该半导体结构更包括绝缘结构，以及其中，该绝缘结构在该湿蚀刻制程中暴露于该蚀刻剂。
6.根据权利要求2所述的方法，其中，该晶体管更包括在该氮化硅侧壁间隔体下方的衬里层，以及其中，该方法更包括: 执行自该源极区及该漏极区移除污染物的等向性预清洗制程，该等向性预清洗制程更移除该衬里层在该氮化硅侧壁间隔体下方的一部分，借此暴露半导体材料在该氮化硅侧壁间隔体下方的一部分； 在该半导体结构上方非等向性沉积金属；以及 引发该金属与该源极区及该漏极区的半导体材料的化学反应； 其中，该等向性预清洗制程、该金属的该非等向性沉积以及该化学反应的该引发均在该湿蚀刻制程之前执行。
7.根据权利要求1所述的方法，其中，该半导体结构更包括二氧化硅侧壁间隔体，该二氧化硅侧壁间隔体是形成于该栅极电极与该氮化硅侧壁间隔体之间。
8.根据权利要求1所述的方法，更包括在该湿蚀刻制程后，在该晶体管上方形成应力介电层。
9.根据权利要求8所述的方法，其中，该半导体结构更包括绝缘结构，其中，在该绝缘结构上方形成该栅极电极的一部分。
10.根据权利要求1所述的方法，其中，该蚀刻剂包含氢氟酸，以及其中，该氢氟酸的浓度以及执行该湿蚀刻制程的温度经调适成使氮化硅的蚀刻速率大于二氧化硅的蚀刻速率、5倍于二氧化硅的蚀刻速率、10倍于二氧化硅的蚀刻速率以及20倍于二氧化硅的蚀刻速率中的至少一个。
11.根据权利要求1所述的方法，其中，该蚀刻剂包含磷酸，以及其中，该磷酸的浓度及执行该湿蚀刻制程的温度经调适成使氮化硅的蚀刻速率大于二氧化硅的蚀刻速率、5倍于二氧化硅的蚀刻速率、10倍于二氧化硅的蚀刻速率以及20倍于二氧化硅的蚀刻速率中的至少一个。
12.根据权利要求1所述的方法，其中，该蚀刻剂包含浓度在约0.0057至0.057质量百分比、约0.0095至0.032质量百分比以及约0.0095至0.014质量百分比中的至少一个范围内的氢氟酸。
13.根据权利要求12所述的方法，其中，该湿蚀刻制程以在约40至100°C、约60至100°C以及约70至90°C中的至少一个范围内的温度执行。
14.根据权利要求1所述的方法，其中，该蚀刻剂包含浓度在约60至85质量百分比范围内的磷酸，以及该湿蚀刻制程以在约110至150°C范围内的温度执行。
15.根据权利要求1所述的方法，其中，该蚀刻剂为氟化氢的实质纯的水溶液。
16.根据权利要求1所述的方法，其中，该蚀刻剂为磷酸的实质纯的水溶液。
17.一种方法，包含: 提供半导体结构，包含由包含氮化硅的第一材料形成的第一特征，以及由包含二氧化硅、氧化铪、氮氧硅铪、硅、硅/锗、金属、硅化物及硅锗化物中的至少一个的第二材料形成的第二特征；以及 对于该第二特征有选择性地蚀刻该第一特征，该蚀刻包括以在约40至100°C范围内的温度暴露该第一特征及该第二特征于包含浓度在约0.0057至0.057质量百分比范围内的氢氟酸的蚀刻剂。
18.根据权利要求17所述的方法，其中，该氢氟酸的该浓度在约0.0095至0.032质量百分比范围内，以及该温度在约60至100°C范围内。
19.根据权利要求17所述的方法，其中，该氢氟酸的该浓度在约0.0095至0.014质量百分比范围内，以及 该温度在约70至90°C范围内。
20.一种方法，包含: 提供半导体结构，包含由包含氮化硅的第一材料形成的第一特征，以及由包含二氧化硅、氮氧硅铪、硅、硅/锗、硅化物及硅锗化物中的至少一个的第二材料形成的第二特征；以及 对于该第二特征有选择性地蚀刻该第一特征，该蚀刻包括以在约110至150°C范围内的温度暴露该第一特征及该第二特征于包含浓度在约60至85质量百分比范围内的磷酸的蚀刻剂。
【文档编号】H01L21/335GK103779207SQ201310486485
【公开日】2014年5月7日 申请日期:2013年10月17日 优先权日:2012年10月19日
【发明者】B·赖默, S·拜尔, J·冯克卢格 申请人:格罗方德半导体公司