具备信号电荷选择功能的ccd像元结构的制作方法
【专利摘要】一种具备信号电荷选择功能的CCD像元结构，包括有效信号储存区、无效信号泄放区、有效信号读出势垒、信号分割势垒、感光区、CCD处理单元、信号储存区和光敏区势垒；感光区与信号储存区连接；信号储存区输出端分别与有效信号读出势垒和信号分割势垒连接，有效信号读出势垒与有效信号储存区的连接，信号分割势垒与无效信号泄放区连接；有效信号储存区的通过光敏区势垒与CCD处理单元连接；有效信号读出势垒上方设置有有效信号读出栅，信号分割势垒上方设置有信号分割栅；本发明的有益技术效果是：增强了CCD像元结构的功能，可通过CCD像元结构对感光区输出的信号进行主动选择，提高传感器性能。
【专利说明】具备信号电荷选择功能的CCD像元结构
【技术领域】
[0001]本发明涉及一种电荷耦合元件，尤其涉及一种具备信号电荷选择功能的CCD像元结构。
【背景技术】
[0002]普通的CCD像元结构的功能十分有限，只能进行信号收集(即从感光区将信号导出)和信号读出(即将信号转移至CCD处理单元)两种操作，无法对CCD像元结构收集到的信号进行选择；为了改善CXD像元结构的功能，有的CXD像元结构上还附加了信号泄放区，通过信号泄放区形成的短板效应来将多余的信号泄放掉，从而使CXD像元结构对信号具备一定的选择能力，但这种选择是一种被动选择，无法主动控制。
【发明内容】
[0003]针对【背景技术】中的问题，本发明提出了一种具备信号电荷选择功能的CCD像元结构，其结构为:所述CCD像元结构包括有效信号储存区、无效信号泄放区、有效信号读出势垒、信号分割势垒、感光区、CCD处理单元、信号储存区和光敏区势垒；所述感光区的输出端与信号储存区的输入端连接；信号储存区的输出端分别与有效信号读出势垒内侧和信号分割势垒内侧连接，有效信号读出势垒外侧与有效信号储存区的一侧连接，信号分割势垒外侧与无效信号泄放区连接；有效信号储存区的另一侧通过光敏区势垒与CXD处理单元连接；有效信号读出势垒上方设置有有效信号读出栅，信号分割势垒上方设置有信号分割栅；
当向有效信号读出栅施加高电压时，信号储存区内的信号通过有效信号读出势垒转移至有效信号储存区，然后经光敏区势垒传输至CCD处理单元内；当向信号分割栅施加高电压时，信号储存区内的信号通过信号分割势垒转移至无效信号泄放区，转移至无效信号泄放区的信号最终被泄放掉(信号泄放方式与现有技术相同，即在无效信号泄放区外接高电压)。
[0004]另外，与现有技术相同地，信号储存区和CXD处理单元上方均设置有控制用的多晶娃电极；
前述方案的原理是:采用本发明方案后，有效信号读出栅和信号分割栅使信号储存区的输出端分别与有效信号储存区和无效信号泄放区形成两条通道；基于半导体行业的一般常识，本领域技术人员应该清楚，通过控制转移栅上的电压就能控制信号的走向，当我们在有效信号读出栅上施加高电压时，信号储存区内存储的信号就会向有效信号储存区转移，当我们在信号分割栅上施加高电压时，信号储存区内存储的信号就会向无效信号泄放区转移，这就使得我们可以通过控制有效信号读出栅和信号分割栅上的电压来控制CXD像元结构内的信号走向，从而使CCD像元结构具备对信号进行主动选择的能力，这种“主动选择”极大的丰富了 CCD像元结构的功能，技术人员可根据应用需要制定灵活多变的控制策略，并且解决了现有技术仅能依赖短板效应进行被动选择的缺陷。[0005]本发明方案的一种简单应用如下:按时序向有效信号读出栅和信号分割栅交替施加高电压，并将施加高电压的时序与CCD控制时序进行联动。
[0006]为了有效利用空间，控制器件尺寸，本发明还针对各个功能区的分布位置提出了如下优选方案:所述有效信号读出势垒、信号分割势垒和感光区沿信号储存区周向分布。
[0007]为了避免有效信号读出栅和信号分割栅在控制信号转移时发生相互干扰，本发明还作了如下改进:所述有效信号读出势垒和信号分割势垒分别位于信号储存区左右两侧。
[0008]优选地，所述信号储存区的横截面为L形结构体，有效信号读出势垒和信号分割势垒分别位于L形结构体上竖直段的两侧；所述感光区与信号储存区的连接处位于L形结构体上横向段的外端。
[0009]本发明的有益技术效果是:增强了 C⑶像元结构的功能，可通过CXD像元结构对感光区输出的信号进行主动选择，提高传感器性能。
【专利附图】
【附图说明】
[0010]图1、本发明的原理示意图；
图2、本发明提出的一种优选结构方式的俯视图(图中将栅介质层及栅介质层以上的部分作了透明处理，其中，有效信号读出栅所覆盖的区域与有效信号读出势垒对应，信号分割栅所覆盖的区域与信号分割势垒对应，多晶硅栅一所覆盖的区域与光敏区势垒和CXD处理单元所组成的T形区域相对应，多晶硅栅二所覆盖的区域与信号储存区相对应)；
图3、图2中所示结构在A-A’位置处的剖面视图；
图4、图2中所示结构在B-B’位置处的剖面视图；
图中各个标记所对应的结构分别为:有效信号储存区1、无效信号泄放区2、有效信号读出栅3、信号分割栅4、感光区5、CCD处理单元6、信号储存区7、沟阻8、光敏区势垒9、有效信号读出势垒10、信号分割势垒11、多晶硅栅一 12、多晶硅栅二 13、铝层14、衬底层15、栅介质层16。
【具体实施方式】
[0011]—种具备信号电荷选择功能的(XD像元结构,其结构为:所述(XD像元结构包括有效信号储存区1、无效信号泄放区2、有效信号读出势垒10、信号分割势垒11、感光区5、CCD处理单元6、信号储存区7和光敏区势垒9 ;所述感光区5的输出端与信号储存区7的输入端连接；信号储存区7的输出端分别与有效信号读出势垒10内侧和信号分割势垒11内侧连接，有效信号读出势垒10外侧与有效信号储存区I的一侧连接，信号分割势垒11外侧与无效信号泄放区2连接；有效信号储存区I的另一侧通过光敏区势垒9与CXD处理单元6连接；有效信号读出势垒10上方设置有有效信号读出栅3，信号分割势垒11上方设置有信号分割栅4 ；
当向有效信号读出栅3施加高电压时，信号储存区7内的信号通过有效信号读出势垒10转移至有效信号储存区I，然后经光敏区势垒9传输至CXD处理单元6内；当向信号分割栅4施加高电压时，信号储存区7内的信号通过信号分割势垒11转移至无效信号泄放区2，转移至无效信号泄放区2的信号最终被泄放掉。
[0012]进一步地，所述有效信号读出势垒10、信号分割势垒11和感光区5沿信号储存区7周向分布。
[0013]进一步地，所述有效信号读出势垒10和信号分割势垒11分别位于信号储存区7左右两侧。
[0014]进一步地，所述信号储存区7的横截面为L形结构体，有效信号读出势垒10和信号分割势垒11分别位于L形结构体上竖直段的两侧；所述感光区5与信号储存区7的连接处位于L形结构体上横向段的外端。
[0015]本发明的结构采用现有成熟的半导体工艺制作，本发明的核心创新点在于在信号储存区7上设置了两条信号转移路径(即有效信号读出势垒10和信号分割势垒11 )，其余不涉及核心创新点的部分，如有未尽之处，本领域技术人员应以现有技术来理解。
【权利要求】
1.一种具备信号电荷选择功能的CCD像元结构，其特征在于:所述CCD像元结构包括有效信号储存区(I)、无效信号泄放区(2)、有效信号读出势垒(10)、信号分割势垒(11)、感光区(5)、(XD处理单元(6)、信号储存区(7)和光敏区势垒(9);所述感光区(5)的输出端与信号储存区(7)的输入端连接；信号储存区(7)的输出端分别与有效信号读出势垒(10)内侧和信号分割势垒(11)内侧连接，有效信号读出势垒(10)外侧与有效信号储存区(I)的一侧连接，信号分割势垒(11)外侧与无效信号泄放区(2)连接；有效信号储存区(I)的另一侧通过光敏区势垒(9)与CXD处理单元(6)连接；有效信号读出势垒(10)上方设置有有效信号读出栅(3)，信号分割势垒(11)上方设置有信号分割栅(4)； 当向有效信号读出栅(3)施加高电压时，信号储存区(7)内的信号通过有效信号读出势垒(10)转移至有效信号储存区(1)，然后经光敏区势垒(9)传输至CXD处理单元(6)内；当向信号分割栅(4)施加高电压时，信号储存区(7)内的信号通过信号分割势垒(11)转移至无效信号泄放区(2 )，转移至无效信号泄放区(2 )的信号最终被泄放掉。
2.根据权利要求1所述的具备信号电荷选择功能的CCD像元结构，其特征在于:所述有效信号读出势垒(10)、信号分割势垒(11)和感光区(5)沿信号储存区(7)周向分布。
3.根据权利要求2所述的具备信号电荷选择功能的CCD像元结构，其特征在于:所述有效信号读出势垒(10)和信号分割势垒(11)分别位于信号储存区(7)左右两侧。
4.根据权利要求3所述的具备信号电荷选择功能的CCD像元结构，其特征在于:所述信号储存区(7)的横截面为L形结构体，有效信号读出势垒(10)和信号分割势垒(11)分别位于L形结构体上竖直段的两侧；所述感光区(5)与信号储存区(7)的连接处位于L形结构体上横向段的外端。
【文档编号】H01L27/148GK103594480SQ201310627833
【公开日】2014年2月19日 申请日期:2013年12月2日 优先权日:2013年12月2日
【发明者】熊平, 史泽林, 李立, 罗海波, 向鹏飞, 唐遵烈 申请人:中国电子科技集团公司第四十四研究所