一种提升频率特性的赝配高电子迁移率晶体管及制作方法
【专利摘要】本发明是一种赝配高电子迁移率晶体管的制作方法，本发明是在普通的双凹槽工艺的基础上进行的，利用介质层(11)将空洞层(15)隔成两个区域，再利用介质层(14)将被隔成的两个空洞区域都封闭，最后利用干法的各向异性刻蚀将介质层(14)刻蚀，但仍然剩余部分的介质层(14)将空洞区域封闭。制作方法，利用MBE的方法形成InGaAs/AlGaAs/GaAs异质结材料，利用干法及湿法形成凹槽，利用等离子体增强化学汽相、蒸发方法形成介质层，制成双凹槽砷化镓赝配高电子迁移率晶体管。优点：减小栅寄生电容，提高器件的频率特性。
【专利说明】一种提升频率特性的赝配高电子迁移率晶体管及制作方法
【技术领域】
[0001]本发明涉及的是一种提升频率特性的赝配高电子迁移率晶体管及制作方法，具体地说是一种砷化镓铟/砷化镓铝/砷化镓赝配高电子迁移率晶体管及其制造方法，属于半导体【技术领域】。
【背景技术】
[0002]随着科技的发展，各种微波应用系统迫切需要适用于高频率特性的电子器件，基于化合物半导体的电子器件在微波系统中发挥着不可替代的作用。Triquint公司应用
0.35 μ m光刻机，通过介质生长的“侧墙技术”缩小栅脚尺寸，从而制作出低成本的8_毫米波段应用器件。但是要进一步提升器件的频率特性，就需要在此基础上进一步降低寄生电容。
【发明内容】
[0003]本发明提出的是一种提升频率特性的赝配高电子迁移率晶体管及制作方法，其目的旨在克服现有技术所存在的上述缺陷，大幅度的提高器件的频率特性。
[0004]本发明的技术解决方案是:赝配高电子迁移率晶体管，其结构是缓冲层位于衬底和InGaAs沟道层之间，低掺杂砷化镓层在InGaAs沟道层及AlGaAs势垒层上；高掺杂砷化镓层在低掺杂砷化镓层上；高掺杂砷化镓层上的源电极和与源电极间有漏电极；源电极和漏电极之间去除高掺杂砷化镓层提供A凹槽；该A凹槽及高掺杂砷化镓层表面提供介A介质层、B介质层、C介质层、D介质层、E介质层；在A凹槽中去除低掺杂砷化镓层以提供B凹槽；栅电极金属位于E介质层及B凹槽上。
[0005]其制作方法，包括以下工艺步骤:
1)在衬底上采用MBE和/或者任何其他合适的方法依次形成缓冲层沟道及势垒层、低掺杂砷化镓层、高掺杂砷化镓层；
2)在高掺杂砷化镓层上形成第一欧姆接触区作为源电极；
3)在高掺杂砷化镓层上与第一欧姆接触区间距间形成第二欧姆接触区作为漏电极；
4)在源电极和漏电极之间利用干法或者湿法刻蚀的方法去除高掺杂砷化镓层形成一A凹槽；
5)在源电极与漏电极之间的表面淀积A介质层、B介质层、C介质层、D介质层、E介质层，A介质层、B介质层、C介质层、D介质层、E介质层的淀积方法包括等离子体增强化学汽相淀积PECVD、电子束蒸发；
6)利用干法刻蚀形成介质窗口及空洞，为了将空洞的尺寸扩大，可利用湿法刻蚀B介质层、D介质层；
7)淀积F介质层，F介质层缩小介质窗口的尺寸、F介质层封闭空洞(15)的外边缘，F介质层的淀积方法为离子体增强化学汽相淀积PECVD ；
8)利用干法刻蚀F介质层，介质窗口位置的F介质层刻蚀至A凹槽表面，刻蚀后F介质层后，空洞仍然被封闭；
9)湿法刻蚀介质窗口处的低掺杂砷化镓层，形成B凹槽；
10)可选择电子束蒸发栅电极金属。
[0006]本发明的优点:通过生长多层介质层，在干法刻蚀栅脚介质工艺时中间的疏松介质层自动形成合适的侧蚀量；疏松介质层分两层生长，与单层疏松介质层比较，在同样的空洞大小尺寸下，两层疏松介质能通过生长介质层将空洞封闭，防止栅制作工艺的不稳定。侧墙介质层的生长缩小了栅脚的尺寸，极大的降低光刻小栅脚尺寸的成本，同时T型栅栅帽的下端形成一定的真空空洞，因此T型棚的寄生电容大大的减小，大幅度的提闻器件的频率特性。
【专利附图】
【附图说明】
[0007]图1A是普通双凹槽砷化镓PHEMT的剖面图。
[0008]图1B是A器件31，是单层疏松介质时，未经过栅脚线宽缩小流程的双凹槽砷化镓PHEMT剖面图。
[0009]图1C是B器件32，是在A器件31的基础上，通过淀积介质缩小栅脚尺寸的剖面，空洞15的边缘未能封闭，存在工艺隐患。
[0010]图1D是器件33，是在器件32的基础上，通过生长两层疏松介质，缩小栅脚线宽、保证空洞尺寸大小，并且封闭了空洞15，保证器件无工艺隐患。
[0011]图2A是利用掩膜将第一次凹槽的位置裸露的剖面图。
[0012]图2B是将图2A中裸露的位置刻蚀去除到一定程度的剖面图。
[0013]图2C是2A、2B中去除A掩膜41后淀积多层介质层的剖面图。
[0014]图2D是利用掩膜将特定位置的介质裸露的剖面图。
[0015]图2E是利用干法刻蚀去除特定位置的介质的剖面图。
[0016]图2F是去除B掩膜42，并生长F介质层14的剖面图。
[0017]图2G是刻蚀F介质层14后的剖面图。
[0018]图2H是利用掩膜将特定位置裸露的剖面图。
[0019]图21是利用湿法刻蚀形成第二次凹槽的剖面图。
[0020]图2J是淀积了栅金属的剖面图。
[0021]图2K是去除C掩膜43的剖面图。
[0022]图中的I是衬底、2是缓冲层、3是AlGaAs势垒层、4是低掺杂砷化镓层、5是高掺杂砷化嫁层、6是源电极、7是漏电极、8是A凹槽、9是A介质层、10是B介质层、11是C介质层、12是D介质层、13是E介质层、14是F介质层、15是空洞、16是B凹槽、17是栅电极金属，41是A掩模、42是B掩模、43是C掩模，31是A器件、32是B器件、33是C器件。
【具体实施方式】
[0023]一个C器件33的实施例，如图1D所示，
赝配高电子迁移率晶体管，其结构是缓冲层2位于衬底I和沟道层之间，低掺杂砷化镓层4在InGaAs沟道层及AlGaAs势垒层3上；高掺杂砷化镓层5在低掺杂砷化镓层4上；高掺杂砷化镓层5上的源电极6和与源电极间有漏电极7 ;源电极6和漏电极7之间去除高掺杂砷化镓层5提供A凹槽8 ;该A凹槽8及高掺杂砷化镓层5表面提供A介质层9、B介质层10、C介质层11、D介质层12、E介质层13 ;在A凹槽8中去除低掺杂砷化镓层4以提供B凹槽16 ;栅电极金属17位于E介质层13及B凹槽16上。
[0024]所述的InGaAs沟道层及AlGaAs势垒层3为砷化镓铟及砷化镓铝材料，砷化镓铟及砷化镓铝分别是由于它们相对于砷化镓的高电子迁移率及高势垒而被选为沟道层及势垒层的材料，一般地，砷化镓铟中铟的含量越高，其电子迁移率则越高，砷化镓铝的势垒同样随铝含量的增加而提高。但是，因为和砷化镓材料晶格匹配的需要，InGaAs沟道层中铟的组分最好在0.2^0.35之间，而InGaAs势垒层中铝的组分也不能超过0.34 ；InGaAs沟道层厚度为5纳米到20纳米，InGaAs势垒层厚度为20纳米左右，有时候为了提升器件的频率特性，可适当的降低它们的厚度。低掺杂砷化镓层4是为了调节栅电极及漏电极的之间的电场大小及分布，具体作用可参考相关文献。高掺杂砷化镓帽层5用于制作源漏电极，为了获得良好的欧姆接触电阻，其掺杂浓度为5 X IO18CnT3以上。[0025]所述的A介质层9、B介质层10、C介质层11、D介质层12、E介质层13上各开有介质窗口，且B介质层10、D介质层12上形成空洞15。
[0026]在帽层5上提供欧姆接触电极6作为源电极，欧姆接触电极7作为漏电极，源电极6和漏电极7可以是AuGeNi或者任何其它可与帽层形成欧姆接触的合适的材料，源电极6和漏电极7上的金属优选的采用电子束蒸发形成，并在400°C的高温下快速退火50s左右，在快速退火过程中需氮气(N2)或者任何其它合适的惰性气体保护源电极6和漏电极7的金属不被氧化。如前所述，源电极6和漏电极7的间距一般为1.5微米到4微米。
[0027]制作方法
在源欧姆接触电极和漏欧姆接触电极之间的帽层层上制作A凹槽8，A凹槽8的形成可采用干法或者湿法刻蚀的方法，优选的刻蚀方法为干法刻蚀，包括反应离子刻蚀(RIE)和电感耦合等离子体刻蚀(ICP)，干法刻蚀砷化镓的方法可采用三氯化硼及六氟化硫(BC13/SF6的混合气体(该法利用的较为广泛，这里不详细介绍)。凹槽的宽度、源侧侧壁与源电极的距离、漏侧侧壁与漏电极的距离根据实际需要而定，并取决于制造中光刻所能达到的精度，如前所述，凹槽深度即为帽层的厚度，一般在50纳米至200纳米的范围内。
[0028]在帽层5及凹槽表面(低掺杂砷化镓层4表面)的淀积多层介质层，其中A介质层9 一般根据砷化镓表面的需要而选为氮化硅(SiN)；
B介质层10为疏松介质,可使用但不限于氮化娃SiN或氧化娃SiO2 ；
C介质层11为致密介质,其致密度可和A介质层9 一样，也可根据需要而不一样，但是和B介质层10的介质要有所区别；D介质层12为疏松介质，可使用但不限于氮化硅SiN或氧化硅SiO2 ;E介质层13为致密介质，其致密度可和A介质层9、C介质层11 一样，也可根据需要而不一样，但是和B介质层10、D介质层12的介质要有所区别。五层介质层淀积的方法包括电子束蒸发、等离子体增强化学汽相淀积(PECVD)，优选的采用等离子体增强化学汽相淀积技术。
[0029]A介质层9、B介质层10、C介质层11、D介质层12、E介质层13的厚度最好分别为20到50纳米、50到80纳米、20到50纳米、50到80纳米、50到100纳米。
[0030]所述的E介质层13之上生长F介质层14，且介质窗口的尺寸缩小、空洞15的外边缘被封闭；空洞15置在栅电极金属17下。[0031]所述的A凹槽8内有B凹槽16。
[0032]在A介质层9上凹槽以内利用干法刻蚀的方法形成一介质窗口，介质窗口宽度、所处的位置取决于不同的应用目的。介质窗口完成后，淀积F介质层14，淀积后又将其刻蚀，利用淀积和刻蚀的差异，在空洞15边缘遗留下部分F介质层14，从而缩小介质窗口的宽度，并且空洞15被封闭。刻蚀F介质层14后再利用介质材料为掩膜并采用湿法刻蚀的方法制作第二次凹槽。第二次凹槽是处于介质窗口之下的，并且其宽度基本取决于介质窗口的宽度(还可湿法刻蚀的方法及条件选择有关)。通过介质窗口，将栅电极金属17淀积在第二次凹槽的表面，并且部分金属被淀积在C介质层11的表面靠近介质窗口的边缘处，因此栅电极金属17形成了 “T”型的结构，栅电极金属可选择Ti/Pt/Au、Ti/Al，淀积的方法可选择电子束蒸发。
[0033]对照图2A-2K，包括在帽层上形成A凹槽8、并在A凹槽上淀积A介质层9、B介质层
10、C介质层11，利用干法对不同致密程度介质刻蚀速率的不同，在介质窗口处B介质层10上自动形成一定的侧蚀量，再利用介质层的辅助作用形成“T”型的栅电极金属17。如前所述，在衬底I上采用MBE或者其他任何合适的生长方法依次外延生长形成缓冲层2、InGaAs沟道层及AlGaAs势垒层(3)，低掺杂层4，高掺杂层5，并在高掺杂层5上形成源欧姆接触电极6和漏欧姆接触电极7。
[0034]对帽层上的凹槽进行构图，以便刻蚀形成A凹槽8。
[0035]如图2A所示，在器件的表面形成A掩模41，以便对器件不需要形成凹槽的地方进行保护，A掩模41优选的材料为光刻胶，其厚度在I微米左右，以便起到阻挡刻蚀的作用；如图2B所示，利用前面所述的刻蚀方法对帽层5进行刻蚀并刻蚀至帽层底部，使得凹槽8的深度和帽层的厚度相等。
[0036]A凹槽8刻蚀形成后，去除掩模41，如图2C所示，去除A掩模41，并在A凹槽的表面淀积介质层A介质层9、B介质层10、C介质层11、D介质层12、E介质层13,可选的介质层材料包括氮化娃SiN、氧化娃SiO2中的一种,淀积介质层A介质层9、B介质层10、C介质层11、D介质层12、E介质层13的方法优选地采用等离子体增强化学汽相淀积的方法，各介质层的厚度必须精确地控制，A介质层9、B介质层10、C介质层11的厚度如前所述分别为20到50纳米、50到80纳米、20到50纳米、50到80纳米、50到100纳米。介质淀积完成后，如图2D，在E介质层13表面形成B掩膜42，以便对不需要形成介质窗口的地方进行保护，B掩模42优选的材料为光刻胶，其厚度在500纳米左右，这里要形成的介质窗口一般宽度较窄，因此光刻胶B掩模42不能过厚，避免出现光刻胶窗口宽度过窄和光刻分辨率之间的矛盾。如图2D所示，光刻胶窗口形成后，利用干法刻蚀对A介质层9、B介质层10、C介质层11、D介质层12、E介质层13进行一次性刻蚀，B介质层10、D介质层12由于较疏松，其干法刻蚀的速率是比其他两层更快的，因此就形成了如图2E所示的形貌，在B介质层10、D介质层12上有一定的侧蚀。侧蚀量的大小可根据应用的需要而调整A介质层9、B介质层10、C介质层11、D介质层12、E介质层13进行一次性刻蚀的致密程度，一般地说，侧蚀量越大，对器件的频率特性提高程度越大，通常可采用湿法刻蚀的办法增加侧蚀量，由于湿法刻蚀介质的速率对介质的疏松情况的敏感程度要远远大于干法，因此该法可较为方便的解决侧蚀量不够的问题。湿法腐蚀液可选择但不限于缓冲氢氟酸溶液(Β0Ε)，可根据应用的需要适当将其与水混合兑稀至合适的浓度。[0037]干法刻蚀出介质窗口后(如前所述，有必要的情况下可在干法刻蚀完成后增加湿法刻蚀的步骤)，去除图2E中的B掩膜42，并且淀积F介质层14，如图2F。F介质层14的作用为:缩小介质窗口的宽度、封闭空洞15形成真空空洞。如前所述，如果A介质层9、B介质层10、C介质层11、D介质层12、E介质层13合并成如图1B的三层介质层，F介质层14将不能很好的封闭空洞14，如图1C所示，如此一来后续的工艺将会有较大的隐患。因此，将图1B中的B介质层10分成图2F中的B介质层10、D介质层12两层，在图2F中的B介质层10、D介质层12中间有一层C介质层11起到了 “隔板”的作用，F介质层14能淀积在C介质层11的上下两侧，对封闭空洞15起到了很好的作用。
[0038]F介质层14淀积后，利用ICP刻蚀台的各项异性特性，将F介质层14刻蚀，但是在空洞15的边缘有比分的F介质层14遗留下来。再次在D介质层13表面形成C掩膜43，以便对不需要淀积栅金属的地方进行保护，C掩模43优选的材料为光刻胶，掩膜窗口必须在介质窗口正上方，且为了将这个介质窗口都覆盖上栅金属，掩膜窗口的尺寸要比干法刻蚀后的介质窗口尺寸大，如图2H。
[0039]B凹槽16的制作是在介质窗口形成后进行的，准确的说，B凹槽16是以A介质层9作为掩膜，如图21。B凹槽16刻蚀的深度和低掺杂层4的厚度是一致的，它的制作一般采用湿法刻蚀的方法，这是由于低掺杂层4的底部与沟道层的距离过小，干法刻蚀的办法不可避免的会对沟道层带来一定的损伤，从而影响器件。湿法刻蚀溶液可选择但不限于柠檬酸和双氧水的混合液(CA/H202)，该腐蚀液的研究文献众多，这里不再详述。
[0040]B凹槽16完成以后，在C掩膜43的保护下，只对介质窗口附近的范围内进行栅金属的淀积，栅金属的结构形成了“T”型这一应用广泛的结构。栅金属结构形成后，用栅剥离技术去除C掩膜43，最终完成C器件33的制作。
[0041]本发明提供了一种双凹槽砷化镓(GaAs) PHEMT。该PHEMT包括:以砷化镓作为衬底，形成在衬底上的由砷化镓铝/砷化镓(AlGaAs/GaAs)超晶格结构构成的缓冲层，缓冲层上具有砷化镓铟/硅平面掺杂/砷化镓铝(InGaAs/Si δ /AlGaAs,称之为沟道/平面掺杂/势垒层)的结构，其上依次为低掺杂砷化镓层及制作欧姆电极的高掺杂砷化镓帽层。制作在帽层上的两个欧姆接触区作为源电极及漏电极，它们之间隔开一定的距离。在源电极与漏电极之间的帽层上形成一定宽度的凹槽，并在源漏电极及宽槽上覆盖上致密/疏松/致密的三明治结构氮化硅SiN介质；在凹槽以内正上方的位置开出一定宽度的介质窗口，并在介质窗口内再次形成与之相应大小的凹槽。栅电极金属通过介质口覆盖在砷化镓铝势垒层上，由此形成金属-半导体的肖特基势垒接触。
【权利要求】
1.赝配高电子迁移率晶体管，其特征是缓冲层位于衬底和InGaAs沟道层之间，低掺杂砷化镓层(4 )在InGaAs沟道层及AlGaAs势垒层(3 )上；高掺杂砷化镓层(5 )在低掺杂砷化镓层(4)上；高掺杂砷化镓层(5)上的源电极(6)和与源电极间有漏电极(7);源电极(6)和漏电极(7 )之间去除高掺杂砷化镓层(5 )提供A凹槽(8 );该A凹槽(8 )及高掺杂砷化镓层(5)表面提供介A介质层(9)、B介质层(10)、C介质层(11)、D介质层(12)、E介质层(13);在A凹槽(8)中去除低掺杂砷化镓层(4)以提供B凹槽(16);栅电极金属(17)位于E介质层(13)及B凹槽(16)上。
2.如权利要求1所述的赝配高电子迁移率晶体管，其特征是所述的InGaAs沟道层的厚度为5纳米-20纳米，AlGaAs势垒层厚度为20纳米。
3.如权利要求1所述的赝配高电子迁移率晶体管，其特征是所述的源电极(6)与漏电极(7)之间的间距为1.5微米-4微米。
4.如权利要求1所述的赝配高电子迁移率晶体管，其特征是所述的介质层(9)是致密氮化硅SiN，A介质层(9)厚度20-50纳米；B介质层(10)包括疏松的氮化硅SiN、二氧化硅SiO2, C介质层(10 )厚度50-80纳米；C介质层(11)是致密氮化硅SiN, C介质层(11)厚度20-50纳米；D介质层(12)包括疏松的氮化硅SiN、二氧化硅SiO2, D介质层(12)厚度50到80纳米；E介质层(13)是致密氮化硅SiN，E介质层(13)厚度50-100纳米。
5.如权利要求4所述的赝配高电子迁移率晶体管，其特征是所述的A介质层(9)、B介质层(10)、C介质层(11)、D介质层(12)、E介质层(13)上各开有介质窗口，且B介质层(10)、D介质层(12)上形成空洞(15)。
6.如权利要求1或5所述的赝配高电子迁移率晶体管，其特征是所述的F介质层(14)生长于E介质层(13)之上，且介质窗口 的尺寸缩小、空洞(15)的外边缘被封闭。
7.如权利要求1所述的赝配高电子迁移率晶体管，其特征是所述的B凹槽(16)位于A凹槽(8)内。
8.如权利要求5所述的一种赝配高电子迁移率晶体管，其特征是所述的空洞(15)置在栅电极金属(17)下。
9.如权利要求1的一种赝配高电子迁移率晶体管的制作方法，其特征是该方法包括以下工艺步骤: 1)在衬底(I)上采用MBE和/或者任何其他合适的方法依次形成缓冲层(2)沟道及势垒层(3 )、低掺杂砷化镓层(4 )、高掺杂砷化镓层(5 ); 2)在高掺杂砷化镓层(5)上形成第一欧姆接触区(6)作为源电极； 3)在高掺杂砷化镓层(5)上与第一欧姆接触区(6)间距间形成第二欧姆接触区(7)作为漏电极； 4)在源电极和漏电极之间利用干法或者湿法刻蚀的方法去除高掺杂砷化镓层(5)形成一 A凹槽(8)； 5)在源电极(5)与漏电极(6)之间的表面淀积A介质层(9)、B介质层(10)、C介质层(11)、D介质层(12)、E介质层(13)，A介质层(9)、B介质层(10)、C介质层(11)、D介质层(12)、E介质层(13)的淀积方法包括等离子体增强化学汽相淀积PECVD、电子束蒸发； 6)利用干法刻蚀形成介质窗口及空洞(15)，为了将空洞(15)的尺寸扩大，利用湿法刻蚀B介质层(10)、D介质层(12);7)淀积F介质层(14),F介质层(14)缩小介质窗口的尺寸、F介质层(14)封闭空洞(15)的外边缘，F介质层(14)的淀积方法为离子体增强化学汽相淀积PECVD ； 8)利用干法刻蚀F介质层(14)，介质窗口位置的F介质层(14)刻蚀至A凹槽(8)表面，刻蚀后F介质层(14)后，空洞(15)仍然被封闭； 9)湿法刻蚀介质窗口处的低掺杂砷化镓层(4),形成B凹槽(16)； 10)可选择电子束蒸发栅电 极金属(17)。
【文档编号】H01L21/28GK103887335SQ201410063717
【公开日】2014年6月25日 申请日期:2014年2月25日 优先权日:2014年2月25日
【发明者】章军云, 朱赤 申请人:中国电子科技集团公司第五十五研究所