减少双端存储器金属电极中的扩散的制作方法

减少双端存储器金属电极中的扩散的制作方法
【专利摘要】本发明描述减少其外部材料扩散的双端存储器。在某些实施例中，双端存储器单元可以包括电极层。电极层可至少部分地渗入发生离子或化学反应的材料，例如氧气等。双端存储器可进一步包括被置于电极层与外部材料之间的扩散缓解材料。该扩散缓解材料可被选择为减少或防止不希望的元素或化合物的扩散，从而减少或避免这些元素或化合物对电极层的暴露。因此，由于与不希望的元素或化合物接触导致的双端存储器劣化可通过多个公开的实施例缓解。
【专利说明】减少双端存储器金属电极中的扩散
[0001]相关申请案的交叉引用
[0002]本专利申请为非临时申请并主张3/14/13提交的序列号为61/786，113，标题为“REDUCT1N OF DIFFUS1N IN A Ag ELECTRODE USING W OR Ti PASSIVAT1N (使用 W 或Ti钝化减少Ag电极中的扩散)”的美国临时专利申请的权益，该申请全部内容及其所有目的在此纳入作为参考。

【技术领域】
[0003]本发明一般地涉及电子存储器。例如，本发明描述减少双端存储器内外部材料扩散的双端存储器。

【背景技术】
[0004]半导体电子器件的成功极大地源于由高速电子通信衍伸出的巨大个人和商业用途。提供这些电子通信一尤其是在全球范围内提供一涉及多种因素的会聚:用于传输数据的通信基础设施的发展、用于发起或便利通信及其各种应用的组件和设备的设计，以及用于制造这些组件的制造技术。对电子通信公共设施的巨大需求催生出与所有这些因素相关的行业。技术设施开发者提供全球网路以传输数据并实现人际交往，软件开发者提供应用、操作系统和计算设备以访问、管理和使用通信，组件设计者开发电子组件一处理器、存储器等一以处理和存储数据，而生产设备创造这些电子组件。
[0005]电子器件持续成功的一个原因是随着电子组件速度和容量的增加，相应开发的有用应用也呈现出多样性与多元化的趋势。相反，此类组件的速度和容量与密集型晶体管尺寸缩减工艺相关，在此工艺中，晶体管越小，其存储能力越强，并且在某些情况下也增强了处理能力。近些年，诸如用于切换的场效应晶体管、存储器单元以及其它电子器件组件之类的组件的尺寸已经实现100纳米级。可推理这些器件的尺寸甚至能变得更小。但是，本发明的发明人相信对于10nm以下晶体管组件，将出现重大挑战，其中包括短沟道效应、性能劣化、寿命问题等。
[0006]电阻式存储器件表示集成电路【技术领域】内的最新创新。尽管此技术在很大程度上处于开发阶段，但是发明人已展现出所提出的电阻式存储器件及其制造工艺的各种技术概念。发明人相信各种电阻式存储器技术以及用于制造各种电阻式存储器件的各种技术表现出远优于半导体电子工业中竞争技术的惊人迹象。
[0007]随着时间推移，技术发展导致了可在给定半导体芯片几何区域上制造的半导体器件(例如，晶体管)数量增加。半导体器件数量的增加预示着半导体芯片及其关联电子器件的存储能力与处理能力的增强。
[0008]根据上述内容，发明人希望继续发展电阻式存储器技术的实际利用和制造。


【发明内容】

[0009]下面提供本说明书的简单摘要，以实现对本说明书某些方面的基本理解。本摘要并非是本说明书的详实概述。它既非旨在识别本说明书的主要或关键元素，也非描述本说明书的任何特定实施例的范围或任何权利要求范围。其目的是以简化的形式提供本说明书的某些概念来作为本发明中呈现的更具体描述的前序。
[0010]本发明的各实施例提供减少其外部材料扩散的双端存储器。在某些实施例中，双端存储器单元可以包括电极层。电极层可至少部分地渗入不希望的元素或化合物，例如氧气或其它某些发生化学反应的材料或非惰性材料。双端存储器可进一步包括被置于电极层与外部材料之间的扩散缓解材料。该扩散缓解材料可被选择为减少或防止不希望的元素或化合物的扩散，从而减少或避免这些不希望的元素或化合物对电极层的暴露。因此，由于与不希望的元素或化合物接触导致的双端存储器劣化可通过多个公开的实施例缓解。
[0011]在进一步的实施例中，本发明提供一种设置在单片叠层中的存储器单元。所述存储器单元可包括含有导电材料的下电极。进一步地，所述存储器单元可包括含有电阻材料的切换介质以及包含贵金属的上电极，所述贵金属响应于施加到所述存储器单元的电场而在所述上电极与所述切换介质的边界上产生离子，其中所述切换介质至少部分地渗入所述离子。此外，所述存储器单元可包括钝化层，其包括被置于所述上电极的与所述切换介质相对的一侧的非贵金属，其中所述钝化层减少大气气体对所述上电极的暴露。
[0012]在进一步的实施例中，本发明提供一种制造存储器单元的方法。所述方法可包括在衬底材料上形成第一导电电极层以及在所述第一导电电极层上形成渗入至少一贵金属离子的电阻式切换介质。此外，所述方法可包括在所述电阻式切换介质上形成包括所述至少一贵金属的第二导电电极层以及在所述第二导电电极层上形成包括非贵金属的扩散缓解层。而且，在各实施例中，所述第二导电电极层被配置为响应于电场，至少在最接近所述电阻式切换介质的表面上产生离子，所述制造在减氧环境中执行，并且其中所述非贵金属可被配置为减少所述第二导电电极层对氧气的暴露。
[0013]在本发明的又一方面，提供一种电子器件。所述电子器件可包括存储器单元阵列，其包括具有互补半导体金属氧化物器件和双端存储器单元的衬底，所述互补半导体金属氧化物器件和双端存储器单元均至少部分地形成于所述衬底上或上方，其中所述存储器被配置为存储与操作所述电子器件相关的指令。进一步地，所述电子器件可包括命令接口，其被配置为接收与执行相对于所述存储器单元阵列的存储操作相关的指令，它还可包括控制器，其被配置为响应于在所述命令接口上接收到所述指令以及处理所述命令，通过一个或多个信号输入针对所述至少一双端存储器单元执行所述存储操作。在各实施例中，所述双端存储器单元可包括下电极、切换介质、包括贵金属的上电极以及包括非贵金属并且与所述上电极直接接触的钝化层。而且，所述钝化层可被配置为减少所述上电极对氧气的暴露。
[0014]下面的描述和附图列出本说明的特定示例性方面。但是这些方面仅指示可采用本说明书原理的各种方法中的一小部分。当结合附图考虑下面对本说明书的详细描述时，本说明书的其它优点和新颖特征将变得显而易见。

【专利附图】

【附图说明】
[0015]当结合附图考虑下面的详细描述时，本说明的各种方面、实施例、目标和优点将变得显而易见，在所有附图中，相同的参考标号表示相同的部件。在本说明书中，列出各种特定细节是为了提供对本发明的全面理解。但是应该理解，本发明的特定方面可在不使用这些特定细节的情况下实现，或者通过其它方法、组件、材料等实现。在其它实例中，公知的结构和器件以框图的形式示出以便利描述本发明。
[0016]图1示出所公开的实施例中减少其外部材料扩散的双端存储器单元实例的框图；
[0017]图2示出进一步的实施例中形成抗外部劣化存储器单元的单片叠层实例的框图；
[0018]图3示出实施例中被配置为减少电阻式切换层氧化的双端存储器单元实例的框图；
[0019]图4示出其它实施例中用于制造具有抗其外部材料扩散的存储器单元的方法样例的流程图；
[0020]图5示出另一实施例中用于制造减少切换介质氧化的存储器单元的方法样例的流程图；
[0021]图6示出包括抗环境劣化双端存储器技术的电子器件实例的框图；
[0022]图7示出根据所公开的各实施例的存储器件的操作和控制环境样例的框图；
[0023]图8示出可结合各实施例实现的计算环境实例的框图。

【具体实施方式】
[0024]本发明涉及针对数字信息存储采用的双端存储器单元。在某些实施例中，双端存储器单元可包括电阻技术，例如电阻式切换双端存储器单元。如在此使用的，电阻式切换双端存储器单元(也称为电阻式切换存储器单元或电阻式切换存储器)包括与两个导电接头之间的作用区进行导电接触的电路组件。在电阻式切换存储器上下文中，双端存储器件的作用区展示出多种稳定或半稳定电阻状态，每种电阻状态具有明显不同的抗电阻性。而且，多种状态中的每一者可响应于施加到两个导电接头上的适当电信号形成或被激活。适当的电信号可以是电压值、电流值、电压或电流极性等，或它们的适当组合。电阻式切换双端存储器件实例一尽管不是穷举的一可包括电阻式随机存取存储器(RRAM)以及其它器件。
[0025]本申请的发明人熟悉其它非易失性双端存储结构。例如，铁电随机存取存储器(RAM)便是一个实例。其它实例包括磁阻式RAM、有机RAM、相变RAM和导电桥接RAM等。双端存储器技术具有不同的优点和缺点，通常需要在这些优点与缺点之间进行权衡。例如，这些器件的各个子集可能具有切换时间相对较快、耐久性优异、存储密度高、制造成本低、使用期限长等优点，或这些优点的各种组合。同时，各个子集也可能包括难以制造，具有与许多常见CMOS制造工艺的兼容问题、读取性能差、开/关电阻比小、开/关电阻比小(例如，导致小读出容限)或热稳定性差，以及其它问题。尽管阻变存储器技术被发明人认为是优点最大且缺陷最小的最佳技术之一，但是也可以针对所公开的某些实施例利用适合于本领域普通技术人员的其它双端存储器技术。
[0026]本发明的实施例可以提供基于丝状的存储器单元。基于丝状的存储器单元的一个实例可包括:P型或η型硅(Si)承载层(例如，P型或η型多晶硅、P型或η型SiGe等)、阻变层(RSL)和能够离子化或产生离子(例如，位于RSL与活性金属层的边界上)的活性金属层。在适当的条件下，例如，施加充足电压的情况下，活性金属层可提供将离子形成为RSL的丝状。P型或η型Si承载层包括P型或η型多晶硅、P型或η型SiGe等。RSL (在本领域中也可被称为阻变介质(RSM))例如可以包括无掺杂非晶Si层、具有本征特性的半导体层、低氧化Si(例如S1x,其中X具有0.1到2之间的值)、金属氧化物(例如,氧化锌)等。适合于RSL的其它材料实例可以博阿凯SixGeyOz (其中、X、Y、Z分别为适当的正整数)、氧化硅(例如，S1N，其中N为适当的正整数)、非晶Si (a-Si)、非晶SiGe (a_SiGe)、TaOB (其中B是适当的正整数)、HfOC (其中C是适当的正整数)、T1D (其中D是适当的正整数)等，或它们的适当组合。活性材料层的实例可以包括以下项以及其它实例:银(Ag)、金(Au)、钛(Ti)、氮化钛(TiN)或其它适当的钛化合物、镍(Ni)、铜(Cu)、铝(Al)、铬(Cr)、钽(Ta)、铁(Fe)、锰(Mn)、钨(W)、钒(V)、钴(Co)、钼(Pt)和钯(Pd)。在本发明的某些方面，可以针对活性金属层使用其它适当的导电材料以及上述或类似材料的化合物或组合。有关类似于上述实例的本发明实施例的某些细节可以在以下授权给本专利申请受让人的美国专利申请中找到:2007年10月19日提交的序列号为11/875,541的申请以及2009年10月8日提交的序列号为12/575,921的申请:这两个申请的全部内容及其所有目的在此纳入作为参考。
[0027]需要理解，此处的各实施例可利用各种具有不同物理形式的存储器单元技术。例如，不同的阻变存储器单元技术可具有不同的独立可编程电阻、不同的关联编程/擦除电压，以及其它不同的特性。例如，本发明的各实施例可以采用双极开关器件，该器件展现具有第一极性的电信号的第一开关响应(例如，根据程序状态集之一编程)和具有第二极性的电信号的第二开关响应(例如，根据擦除状态擦除)。双极开关器件例如与单极器件相对，该单极器件同时响应于具有同一极性、不提供振幅的电信号而展现出第一开关响应(例如，编程)和第二开关响应(例如，通过焦耳加热擦除)。
[0028]如本领域中的普通技术人员公知的或通过此处提供的上下文了解的那样，当没有针对此处的各方面和实施例指定任何特定的存储器单元技术或编程/擦除电压时，表示这些方面和实施例集成任何适当的存储器单元技术并且可通过适合于该技术的编程/擦除电压执行。应该进一步理解，当改用不同的存储器单元技术所需的电路修改为本领域的普通技术人员之所了解，或者操作信号级变化为普通技术人员之一所了解时，包括改用的存储器单元技术或信号级变化的实施例被视为位于本发明的范围内。
[0029]在本发明的至少某些实施例中，所公开的存储器单元技术可用于在存储器单元可用寿命期间能够编程、擦除和重新编程的多个可编程器件。对于具有某种减少或彻底防止存储器件擦除功能的一次性可编程存储器件(例如，在一次写入、多次读取应用中采用)，可采用其它实施例。此外，各实施例公开具有可测量的独立电特性的多状态器件，这些独立电特性定义独立的数字信息状态；在至少某些实施例中，多状态器件可具有以下特征:便于操作多状态器件(例如，程序操作、擦除操作、读取操作等)的非线性电流-电压关系。
[0030]现在参考附图，图1示出被配置为抵制存储器单元100内的外部材料扩散的双端存储器单元实例100的框图。如图所示，存储器单元100可以包括第一电极层102和第二电极层106。在各实施例中，第一电极层102和第二电极层106可充当用于将操作信号施加到存储器单元100的接触点。第一电极层102和第二电极层106可以是电导体，例如金属、掺杂导电硅或硅化物等。
[0031]在某些实施例中，存储器单元100可以是电阻式存储器单元。各种双端存储器单元技术可以具有由可测量的独立电磁特性值定义的独立状态。在电阻式存储器实例中，所述独立状态由切换介质104的可测量独立电阻值定义。第一电极层102或第二电极层106可以是离子施体层，该层被配置为响应于跨存储器单元100施加的电场而在与切换介质104的边界上产生离子。例如，第二电极层106可以至少在切换介质104与第二电极层106的边界上产生离子。切换介质104可以是电绝缘材料，同时还至少部分地渗入离子。当离子响应于外加电压提供的电场而在切换介质104内迁移时,切换介质104的电阻可通过可测量的方式改变，从而提供至少一独立电阻状态。
[0032]第二电极层106的一种适合材料旨在响应于电场而产生离子(例如，在切换介质104与第二电极层106的边界上)，这样提供切换介质104的电特性改变基础。在各实施例中，在缺少外加电场的情况下，金属离子在切换介质104内变为金属原子(例如，不带净电荷)，并且其在切换介质104内的各个位置保持稳定。但是，贵金属经常会渗入外部反应材料。例如，贵金属经常会渗入氧气。这样，暴露于第二切换层106的氧气可能穿过第二电极层106，并且在边界101上与切换介质104接触，从而导致边界101上的切换介质104发生氧化。氧化通常可影响器件的电性质，例如改变电阻、降低导电性，此外，通过氧化材料的电流可能进一步促进氧化，增加对器件电性质的影响。在某些情况下，这可导致存储器单元100劣化，潜在地损害存储器单元100的寿命、耐久性、存储保持能力或其它特性。
[0033]为了减少外部材料在存储器单元100内的扩散，可在第二材料层106上设置钝化层108。钝化层108可被选择为减少外部材料(例如，氧气、发生反应的元素或化合物等)向钝化层108中的扩散。因此，钝化层108可充当减少或避免不希望的材料(例如，氧气或其它发生反应的材料)接触第二电极层106的屏障。
[0034]在某些实施例中，钝化层108可以是非贵金属。尽管在某些非贵金属的情况下，可相对于钝化层108发生氧化，但是存储器单元100可在不受钝化层108的此氧化明显影响的情况下执行操作。例如，跨第二电极层106和第一电极层102的电场创建一串联电路，其中包括第二电极层106、切换介质104以及第一电极层102，但是不包括钝化层108。因此，钝化层108的氧化不会直接影响该串联电路的电特性。而且，由于钝化层108减少氧气或其它发生反应的材料向钝化层108中扩散，因此，可减少或避免第二电极层106、切换介质104或第一电极层102的化学或离子劣化。因此，存储器单元100可以提供阻止不希望的元素或化合物扩散，从而增强存储器单元100的寿命、耐久性、存储保持能力等的存储器单元。
[0035]图2示出根据本发明进一步实施例包括单片叠层的存储器单元实例200的框图。存储器单元200可形成于衬底202上。在各实施例中，衬底202可以是硅或硅化合物。在进一步的实施例中，衬底202可以具有一个或多个形成于衬底202中或上的互补金属氧化物半导体(CMOS)器件。
[0036]如图所示，第一导体(例如，导线)204可形成于衬底202上或至少部分地形成于衬底202中。在某些实施例中，第一导体204可以是电子存储器阵列的控制线，例如电子存储器阵列的字线、位线、数据线、源线等。在进一步的实施例中，第一导体204可以是导电金属、导电掺杂硅或硅化物等，或者其它适当的导体。在又一实施例中，第一导体204可以包括金属(例如，铝、铜)和导电硅化合物(例如，P掺杂多晶硅、P掺杂多晶硅锗等)；一种或多种金属(例如，铝、铜、T1、TiN、W、TaN)等。
[0037]除了上述之外，存储器单元200可以包括形成为与第一导线204接触的下电极206。下电极206可充当存储器单元200的第一电接头，连同执行相对于存储器单元200的存储操作(例如，对存储器单元200进行编程、擦除、读取等)。在各实施例中，下电极206可以是电导体(例如，金属、掺杂硅等)。
[0038]除了上述之外，存储器单元200可包括被置于下电极206上的电阻式切换介质208。电阻式切换介质208可以是电绝缘体。除了上述之外，电阻式切换介质208可以至少部分地渗入存储器单元200产生的离子(例如，金属离子)。在施以外加电压之时导致的电阻式切换介质208内离子迁移可通过独特的可测量方式改变电阻式切换介质208的电阻性，从而定义独立的数字状态。
[0039]存储器单元200还可包括位于电阻式切换介质208上的阻挡层210。阻挡层210可被选择为控制离子向电阻式切换介质208中的迁移，从而控制电阻式切换介质208的氧化等。在某些实施例中，阻挡层210可包括诸如钛、氧化钛、钨等之类的非贵金属。在至少一实施例中，阻挡层210可以具有大约10纳米(nm)或更小的厚度。在进一步的实施例中，阻挡层210。可具有处于大约3nm到大约1nm范围内的厚度。在各实施例中，阻挡层210可借助物理气相沉积工艺形成。
[0040]上电极212可位于阻挡层210上。在某些实施例中，上电极212可以是贵金属。在进一步的实施例中，上电极212可充当存储器单元200的电气操作接触点(例如，连同下电极206)。这样，根据各实施例，可将程序信号、擦除信号、读取信号等施加到上电极212或下电极206以便于对存储器单元200执行编程、擦除或读取操作。上电极212可被选择为响应于外加电场，在电阻式切换介质208内产生离子。当施加足够大的写入电压时，贵金属离子朝着负端子移动，并且当电压减小或不施加电压时，金属离子变为金属原子并抵制进一步的移动。在各实施例中，金属原子可在电阻式切换介质208内形成金属丝状，该丝状改变电阻式切换介质208的电阻性。
[0041]存储器单元200还可包括钝化层214和第二导体216。在某些实施例中，钝化层214可以是非贵金属。在进一步的实施例中，钝化层214可被选择为减少额外的外部材料(例如，氧气)向钝化层214中扩散或穿过钝化层214扩散。例如，钝化层214可被选择为减少或防止氧气或其它发生化学或离子反应的材料向钝化层214(例如，电阻式切换介质208)中扩散或穿过钝化层214扩散。各实施例提升了操作完整性，包括存储器单元200的耐久性、寿命、存储保持能力等。第二导体216可以是存储器阵列或电子器件的第二操作线，例如存储器阵列的字线、数据线、位线、源线等。
[0042]在某些实施例中，上电极212或下电极206可包括贵金属材料，这些材料在施加写入电压或擦除电压时在它们的界面(例如，上电极212与阻挡层210的界面、下电极206与电阻式切换介质208的界面等)上产生自由离子。在某些实施例中，上电极212或下电极206可以是元素金属、离子键合金属(例如，合金)、掺杂硅或掺杂硅化合物等，或上述项的适当组合。此外，上电极212或下电极206可以包括与上电极212或下电极206邻近的附加层(某些层非常薄，例如2到3nm)，例如T1、TiN、W、TaN等。
[0043]在备选或其它实施例中，一个或多个其它层可包括在存储器单元200中。例如，可在图2所示的一个或多个层的附近设置中间层。作为一个实例，减少或控制不希望的电阻式切换介质208的氧化的适当材料层可被置于存储器单元200的一个或多个层之间，例如被置于上电极212与电阻式切换介质208 (可以包括阻挡层210或与阻挡层210分离)之间。作为另一实例，在某些实施例中，存储器单元200可具有比图2所示更少的层。例如，上电极202或下电极208可以在此类实施例中去除，并且电阻式切换材料208可与存储器阵列(例如，第一导体204)的导线进行电接触。因此可以理解，在本领域中公知的或者本领域中的普通技术人员之一通过此处提供的上下文理解的存储器单元200的适当变形被视为位于本发明的范围内。
[0044]图3示出本发明的一个或多个方面中的存储器单元实例300的框图。存储器单元300可以是提供双端存储器单元的单片叠层。而且，存储器单元300可被配置为减少或避免污染材料在至少一存储器单元300子集内扩散。
[0045]存储器单元300可包括形成于CMOS衬底上的单片叠层。所述叠层可包括下电极320、电阻式切换介质304、阻挡层306、上电极308和钝化层310。下电极302可包括金属、掺杂硅(例如，P型硅、P型多晶硅、η型硅等)、掺杂硅锗(例如，p+SiGe等)或其它适当的掺杂硅化合物。电阻式切换介质304可由各种材料或各种材料层构成。例如，电阻式切换介质304可以是任何适当的材料或切换介质，该材料或切换介质具有高电阻性并且可至少部分地渗入上电极308或下电极302的离子，或者至少部分地渗入(例如响应于电信号)在电阻式切换介质304内或其边界上产生的离子(例如，金属离子或氧离子)。此外，用于电阻式切换介质304的材料可与包括CMOS工艺的半导体制造工艺(例如，层叠、蚀刻、遮蔽、沉积等)兼容。此类材料的实例可包括无掺杂非晶硅(a-Si )材料、硫化物、玻璃上硅、诸如氧化钛(T1x)、氧化钽(TaOx)、二氧化硅(S12)或低氧化硅(例如，S1x，其中0〈x ( 2)之类的氧化硅(例如，S1x)、氧化铪(HfOx)、氧化镍(N1x)、氧化钨(WOx)、氧化铝(AlOx)、氧化铜(CuOx)、氧化锗(GeOx)、氧化娃锗(SixGeySez)、硒化银(Ag2Se)、硫酸铜(Cu2S)之类的氧化物、其它氧化物或它们的适当组合，该材料至少部分地具有可渗入粒子、离子等的孔隙。在各实施例中，在缺乏外加电压的情况下，电阻式切换介质304不包括金属离子。
[0046]除了上述之外，阻挡层306可被选择为控制不希望的离子向电阻式切换介质304中的扩散，或者控制在上电极308与电阻式切换介质304之间内生不希望的离子。在各实施例中，阻挡层306可形成为具有适合于离子稳定地形成/或流入电阻式切换介质304的厚度。在某些实施例中，阻挡层306的厚度可以是1nm或更小(例如，处于大约3nm到大约1nm的范围内)。阻挡层306的适当材料实例可包括T1、TiN和T1。在各实施例中，上电极308可以是贵金属。可用于上电极308的贵金属实例可包括Ag、Au、Pt、Pd等。
[0047]钝化层310可由非贵金属构成。其实例可包括W、钨的氮化物(例如，WN、W2N, WN2等)、T1、TiN、Al、TiW、Cu等，或它们的适当化合物和组合。作为实例，W可与所采用的反应离子蚀刻工艺结合使用，至少部分地用于制造存储器单元300。在某些实施例中，钝化层310通过沉积，可与上电极308直接接触。作为实例，钝化层310可使用物理气相沉积(PVD)法或化学气相沉积(CVD)法沉积。在一个或多个实施例中，钝化层310可具有处于大约1nm到大约50nm的范围内的厚度。
[0048]前述各图已参考存储器单元的多个组件(例如，层)或与此类存储器单元关联的存储操作进行了描述。但是应该理解，在本发明的某些适当的备选方面，这些图可以包括其中所说明的那些组件和架构，所说明的组件/架构中的一些，和/或额外的组件/操作。子组件也可以实施为电连接至其它子组件，而不是被包含在父组件/层内。例如，可在一个或多个公开层的附近设置中间层。作为一个实例，可将减少或控制不希望的氧化的适当阻挡层置于一个或多个所公开层之间。在又一实施例中，所公开的存储器叠层或薄膜层集可具有比所示更少的层。例如，切换层可直接与导线进行电连接，而非在期间设置电极层或接触层。此外，应注意到，一个或多个所公开的过程可以被组合到一个单个过程中，从而提供整合的功能性。所公开架构的组件也可以与本文中没有详细描述但是本领域的技术人员所熟知的或通过此处提供的上下文了解的一个或多个其它组件来交互。
[0049]根据以上所述的示例图，通过参考图4-5，根据所公开的主题所实施的过程方法将得到更好的理解。出于简明的需要，图4-5的方法被示出和描述为各个连续方框，应理解和了解，所主张的主题不应受方框顺序的限制，因为一些方框可能以不同的顺序出现，并且/或者与其它方框并行出现，不同于本文所示和描述的顺序。此外，并非是需要所有示出的方框才能实施本文所描述的各种方法。此外，应进一步了解，本说明书所公开的方法能够被存储在制造品上，以便于将此类方法转移到电子器件上。所用的术语“制造品”意图涵盖可由任何计算机可读的器件、结合载体的器件或存储介质来存取的计算机程序。此外，此类制造品可包括紧凑型闪存卡、通用串行总线存储卡、安全数字卡等(例如，迷你SD、微型SD等)或便于存储数字信息的其它适当的制品或便携式数字信息存储装置。
[0050]图4示出根据本发明的其它实施例用于制造上端存储器的方法实例400的流程图。在某些实施例中，方法400可至少部分地针对制造双端存储器采用减氧环境。在备选或其它实施例中，至少一制造子集可采用反应离子蚀刻工艺(例如，等离子体蚀刻工艺)。[0051 ] 在402,方法400可包括在衬底材料上形成第一导电电极层。第一导电电极层可以是金属、导电掺杂硅、掺杂多晶硅、或掺杂硅化合物(例如，P型或η型SiGe等)等。在404，方法400可包括在第一导电电极层上形成电阻式切换介质。电阻式切换介质可以是至少部分地渗入至少一贵金属离子的材料。在406，方法400可包括在电阻式切换介质上形成包括至少一个贵金属的第二导电电极层。进一步地，第二导电电极层可被配置为响应于跨双端存储器施加的电场，在最接近电阻式切换介质的表面产生离子。
[0052]在408，方法400可包括在第二导电电极层上形成包括非贵金属的扩散缓解层。在某些实施例中，非贵金属可被配置为减少第二导电电极层对氧气或其它不希望的离子的暴露。因此，扩散缓解层可抵制或防止氧气或其它发生反应的材料穿过双端存储器，从而增加存储器的寿命与耐久性。
[0053]在各实施例中，本发明的发明人判定应该控制步骤406与408之间的时间。根据实验结果，晶圆可在步骤406中处理并且处于周围大气下，如果步骤408在大约24小时之后执行，则电阻式切换介质可能已具有不希望的性质(例如，氧化的氧气)。在各实施例中，晶圆可在步骤406中处理并且处于真空或惰性环境下，在这些实施例中，步骤408可在使用步骤406处理晶圆之后的24小时内执行，在这种情况下，电阻式切换介质不会具有不希望的性质(被不希望的材料氧化、污染等)。在各种实验中，如果晶圆在步骤406处理并且处于周围大气下，然后在步骤406之后的大约4小时内执行步骤8的处理，则电阻式切换介质不可能具有不希望的性质。根据上述，各实施例可包括将晶圆等置于受控环境下，或者缩短步骤406与步骤408之间的时间，或者执行上述方法的组合。
[0054]图5示出根据又一实施例用于制造双端存储器单元的方法实例500的流程图。在502，方法500可包括提供包括至少一 CMOS器件的半导体衬底，该COMS器件形成于半导体衬底上或至少部分地形成于半导体衬底中。此外，在504，方法500可包括在半导体衬底上或半导体衬底内形成导线。在某些实施例中，导线可充当位线、字线、数据线、源线等，或存储器阵列器件。在506,方法500可包括在衬底上形成与导线接触的第一电极。在508,方法500可包括在第一电极上形成切换介质。在某些实施例中，切换介质可以是至少部分地射入至少一贵金属粒子的电阻材料。在510，方法500可包括在切换介质上形成阻挡层。在进一步的实施例中，阻挡层可形成为具有处于大约3nm到大约1nm的范围内的厚度。除上述之外，在512，方法500可包括在阻挡层上形成包括至少一贵金属的第二电极。在514，方法500可包括在第二电极上形成钝化层。例如，该钝化成可由非贵金属形成。在各实施例中，钝化层可形成为具有处于大约1nm到大约50nm的范围内的厚度。除上述之外，方法500还包括形成与钝化成接触的第二导线(例如，金属硬掩模)。
[0055]在各实施例中，与在图4中的上述描述类似，执行上述处理的晶圆可在步骤508与514之间具有受控环境(例如，真空、惰性气体)。在其它实施例中，步骤508与514之间经过的时间可被控制，例如在处于周围大气下被控制在大约30分钟到大约4小时之间，控制在大约I小时到大约8小时之间等。在又一实施例中，可使用最大逝去时间和受控环境的组合减少对切换介质等的不希望的改变。
[0056]图6示出用于实现本发明的一个或多个方面的电子器件实例600的框图。在各实施例中，电子器件600可针对制造或便于制造双端存储器单元进行配置。例如，电子器件600可至少部分地驻留在制造设备、存储器、存储器模块、手持式计算机、个人计算机、网络计算机等内。将理解，装置600被表示为包括功能框，这些功能框可以是表示硬件、软件或它们的组合(例如，固件)实现的功能的功能框。在某些方面，功能框可以表示非临时计算机可读介质。在其它方面，功能框可以表示临时计算机可读介质。
[0057]电子器件600可包括可以电子方式执行的组件602，其中包括所存储的操作，一旦执行，这些操作便可便利能够抵制外部材料向至少一双端存储器单元子集中扩散的双端存储器单元的制造。可以电子方式执行的组件602可以在通信接口 604上操作、执行或访问。数据通信接口 604可包括数据总线、数据线、位线、有线或无线通信接口、网络或网络接口等，或者它们的适当组合。在本发明的至少一方面，用于便利双端存储器单元制造的已存储操作的子集可包括存储在操作存储器608中的计算机可执行指令，这些指令可被处理器606执行以便于实现电子器件600的功能。在另一方面，响应于被处理器装置或机械自动化装置激励，可使用用于执行操作的一个或多个电、机械或机电装置替代一个或多个所存储操作。
[0058]如图所示，可以电子方式执行的组件602可包括用于在衬底上形成第一电极层的操作610。在各实施例中，衬底可以是包括至少一 CMOS器件的半导体衬底，该COMS器件形成于衬底上或至少部分地形成于衬底中。此外，可以电子方式执行的组件602可包括用于在第一电极层上形成切换介质的操作612，以及用于在切换介质上形成阻挡层的操作614。在某些实施例中，操作614可被配置为形成厚度处于大约3nm到大约1nm的范围内的阻挡层。除上述之外，可以电子方式执行的组件602可包括用于在阻挡层上形成第二电极层的操作616。第二电极层可被选择为贵金属，其中贵金属的离子至少部分地在切换介质内移动。在进一步的实施例中，可以电子方式执行的组件602可包括用于在第二电极层上形成钝化层的操作618。钝化层可包括从非贵金属选择的材料，作为一个实例，该材料抵制或防止发生反应的材料(例如，氧气)的移动。而且，可以电子方式执行的组件602可包括用于形成与钝化层接触的金属硬掩模的操作620。金属硬掩模可形成为提供控制线，从而至少部分地便于控制相对于双端存储器单元的操作。
[0059]在本发明的各实施例中，所公开的存储器架构可用作具有CPU或微计算机的独立或集成的嵌入式存储器件。例如，某些实施例可实现为计算机存储器的一部分(例如，随机存取存储器、高速缓存存储器、只读存储器、记忆存储器等)。其它实施例例如可实现为便携式存储器件。适当的便携式存储器件实例可包括可移动存储器，例如安全数字(SD)卡、通用串行总线(USB)记忆棒、紧凑型闪存(CF)卡等，或上述项的适当组合(例如，请参阅下面的图7和8)。
[0060]NAND FLASH被用作紧凑型FLASH器件、USB器件、SD卡、固态驱动器(SSD)和存储类存储器，以及其它规格。尽管NAND在过去的十年里被证明为是一种推动器件小型化、芯片密集化的成功技术(该技术使存储器单元缩小规模超过25纳米(nm))，但是仍存在多种明显的结构、性能和可靠性问题。诸如电阻式切换存储器之类的双端存储器可缓解25nm技术上或之下的FLASH NAND所观察到的多种问题。本发明的各方面为双端存储器提供改进的耐久性和寿命，减少或避免诸如氧气或其它发生反应的元素或化合物在双端存储器的至少一部分中的扩散。
[0061]为了提供所公开主题的各方面的背景，图7以及以下论述意图提供对于可以实施或处理所公开主题各方面的适宜环境的简要总体描述。尽管上文已经在双端存储器和用于制造或操作此类存储器的过程方法的大体背景中描述了主题，本领域技术人员会认识到本发明也可以结合其它存储器单元、存储器单元阵列或过程方法来实施。此外，本领域的技术人员会认识到，所公开的过程可以结合处理系统或计算机处理器来实践，其可以是独立的也可以是结合主机的(例如，下面图8中的计算机802)，其可以包括单处理器或多处理器系统、迷你计算器件、大型计算机以及个人计算机、手持式计算器件(例如，PDA、手机、手表)、基于微处理器的或可编程的消费型或工业型电子器件等。图中所示的方面也可以在分布式计算环境中实践，其中通过经由通信网络链接的远程处理器件来执行任务。但是，本发明的一些(如果不是全部)可以在独立的电子器件上实践，诸如存储卡、闪存模块、可移动存储器等。在分布式计算环境中，程序模块可以位于本地和远程存储器存储模块或器件中。
[0062]图7示出根据本发明各方面的操作和控制环境实例700的框图。在本发明的至少一方面，存储器单元阵列702可以包括各种存储器单元技术。具体来说，存储器单元阵列可以包括如本文所述防止外部材料扩散的电阻式切换双端存储器单元。
[0063]列控制器706可以形成为相邻于存储器单元阵列702。此外，列控制器706可以与存储器单元阵列702的位线电耦接。列控制器706可以控制相应的位线，将适宜的程序、擦除或读取电压施加给所选的位线。
[0064]此外，操作和控制环境700可以包括行控制器704。行控制器704可以形成为相邻于列控制器706，并且与存储器单元阵列702的字线电连接。行控制器704可以通过适宜的选择电压来选择特定行的存储单元。此外，行控制器704可以通过在所选的字线处施加适宜的电压来促成程序、擦除或读取操作。
[0065]时钟源708可以提供相应的时钟脉冲来促成对行控制704和列控制706的读取、写入和程序操作的时序。时钟源708可以进一步促成响应于由操作和控制环境700所接收的外部或内部命令来选择字线或位线。输入/输出缓冲器712可以经由I/O缓冲器或其它I/O通信接口来连接至外部主机装置，诸如计算机或其它处理器件(未图示，但请参阅下面图8中的计算机802)。输入/输出缓冲器712可以被配置为接收写入数据、接收擦除指令、输出读出数据以及接收地址数据和命令数据，以及关于相应指令的地址数据。地址数据可以通过地址寄存器710被转移至行控制器704和列控制器706。此外，输入数据经由信号输入线被传输至存储器单元阵列702，而输出数据经由信号输出线从存储器单元阵列702处接收。输入数据可以从主机装置接收，而输出数据可以经由I/O缓冲器递送至该主机装置。
[0066]从该主机装置接收的命令可以被提供至命令接口 714。命令接口 714可以被配置为从该主机装置接收外部控制信号，并且判定被输入至输入/输出缓冲器712的数据是写入数据、命令数据还是地址数据。输入命令可以被转移至状态机716。
[0067]状态机716可以被配置为管理存储器单元阵列702的编程和重新编程。状态机716经由输入/输出接口 712和命令接口 714从该主机装置接收命令，并且管理读取、写入、擦除、数据输入、数据输出以及其它与存储器单元阵列702相关的功能性。在一些方面，状态机716可以发送和接收关于各种命令的成功接收或执行的确认和负确认。
[0068]为了实施读取、写入、擦除、输入、输出等功能性，状态机716可以控制时钟源708。时钟源708的控制可以使得输出脉冲被配置为促成行控制器704和列控制器706实施特定的功能性。例如，输出脉冲可以通过列控制器706转移至所选的位线，或者通过行控制器704转移至所选的字线。
[0069]结合图8，下文所描述的系统和过程可以实施在硬体内，诸如单个集成电路(IC)芯片、多个1C、专用集成电路(ASIC)等。另外，在每个过程中过程方框的一些或全部所出现的顺序不应被视为是限制性的。而且，应理解，该等过程方框中的一些可以以各种顺序来执行，并非全部过程方框都在本文中做出了明确说明。
[0070]参考图8，用于实施所主张主题的各方面的适宜环境800包括计算机802。计算机802包括处理单元804、系统存储器806、编码解码器835以及系统总线808。系统总线808将包括但不限于系统存储器806的系统组件耦接至处理单元804。处理单元804可以是各种可用处理器中的任一种。双微处理器和其它多处理器架构也可以被用作处理单元804。
[0071]系统总线808可以是若干类型的总线结构中的任一种，包括存储器总线或存储器控制器、外围总线或外部总线和/或本地总线，可以使用任何种类可用的总线架构，包括但不限于工业标准体系架构(ISA)、微通道总线架构(MSA)、扩展型ISA (EISA)、智能驱动电子设备(IDE)、VESA本地总线(VLB)、外围组件互连(PCI)、插件总线、通用串列总线(USB)、高级图形端口(AGP)、个人计算机存储卡国际协会总线(PCMCIA)、火线(IEEE1394)以及小型机系统接口(SCSI)。
[0072]系统存储器806包括易失性存储器810和非易失性存储器812，在各实施例中，系统存储器可以采用所公开的存储器架构、存储器单元、存储器过程等中的一种或多种。基本输入/输出系统(B1S)，含有用于在计算机802内的各元件之间转移信息的基本常式(诸如在启动期间)被存储在非易失性存储器812中。此外，根据本发明，编码解码器835可以包括编码器或解码器中的至少一个，其中编码器或解码器中的至少一个可以由硬件、软件或硬件和软件的组合来组成。尽管编码解码器835被示出为独立的组件，但编码解码器835仍可以被包含在非易失性存储器812中。通过说明而非限制，非易失性存储器812可以包括只读存储器(ROM)、可编程ROM (PROM)、电可编程ROM (EPROM)、电可擦除可编程ROM(EEPROM)或闪存。在至少某些所公开的实施例中，非易失性存储器812可采用所公开的一种或多种存储器架构。而且，非易失性存储器812可以是计算机存储器(例如，与计算机802或其主板物理集成)或可移动存储器。可用于实现所公开实施例的适当可移动存储器的实例可包括安全数字(SD)卡、紧凑型闪存(CF)卡、通用串行总线(USB)记忆棒等。易失性存储器810包括随机存取存储器(RAM)，来作为外部高速缓冲存储器，并且在各实施例中，还可以采用一种或多种所公开的存储架构。通过说明而非限制，许多形式的RAM是可用的，诸如静态 RAM (SRAM)、动态 RAM (DRAM)、同步 DRAM (SDRAM)、双数据速率 SDRAM (DDR SDRAM)以及增强型SDRAM (ESDRAM)等。
[0073]计算机802还可以包括可移动/不可移动、易失性/非易失性的计算机存储介质。图8例如示出碟片存储814。碟片存储814包括但不限于磁盘、固态碟片(SSD)软盘、磁带、爵士硬碟、压缩硬盘、LS-100、快闪存储卡或存储棒。此外，碟片存储814可以包括独立地或与其它存储介质相组合的存储介质，包括但不限于光碟，诸如紧密光碟ROM器件(CD-ROM)、可记录CD (CD-RDrive)、可重写CD (CD-RW Drive)或数字多功能碟片ROM (DVD-ROM)。为了便于将碟片存储器件814连接至系统总线808，通常使用可移动或不可移动的接口，诸如接口 816。应了解，存储器件814可存储与使用者有关的信息。此类信息也可以存储在服务器处或提供至服务器处，或提供至在使用者器件上运行的应用程序。在一个实施例中，使用者会被通知被存储至碟片存储814和/或传输至该服务器或应用程序的信息类型(例如，通过输出器件836)。使用者可以有机会选择性加入或选择性退出，来将此类信息和/或与服务器或应用程序共享(例如经由来自输入器件828的输入)。
[0074]应了解，图8描述的是作为在使用者与在适宜的操作环境800中所描述的基本计算机资源之间的中介的软件。此类软件包括操作系统818。操作系统818，可以存储在碟片存储814上，用于控制和分配计算机系统802的资源。应用程序820通过操作系统818经由存储在系统存储器806或碟片存储814上的编程模块824和编程数据826来利用资源的管理，诸如起动/关闭事务表等。将理解，所主张的主题可通过各种操作系统或操作系统的组合实现。
[0075]通过输入器件828，使用者将命令或信息输入计算机802。输入器件828包括但不限于:诸如鼠标的指标器件、轨迹球、手写笔、触控板、键盘、麦克风、操纵杆、游戏手柄、天线接收器、扫描仪、电视调谐卡、数字摄像机、数字视频摄像机、网络摄像机等。这些和其它输入器件通过系统总线808经由接口端口 830连接至处理单元804。接口端口 830包括例如串列口、并列口、游戏口以及通用串列总线(USB)。输出器件836使用相同类型端口中的一些来作为输入器件828。因此，例如，USB端口可以用来提供输入到计算机802并且将来自计算机802的信息输出至输出器件836。提供输出适配器834是为了说明存在一些输出器件，类似监视器、扬声器和印刷机等，以及其它的输出器件，它们需要特制的适配器。通过说明而非限制，输出适配器834包括显卡和声卡，用于提供在输出器件836与系统总线808之间的连接。应注意到，其它器件和/或器件系统也提供了输入和输出两种能力，诸如远程计算机838。
[0076]计算机802可以使用到一个或多个远程计算机(诸如远程计算机838)的逻辑连接来在网络连接环境中操作。远程计算机838可以是个人计算机、服务器、路由器、网络PC、工作站、基于微处理器的电器、对等器件、智能手机、平板电脑或其它网络节点，并且一般包括关于计算机802所描述的元件中的许多。为了简明，仅示出存储器存储器件840与远程计算机838。远程计算机838通过网络接口 842在逻辑上连接至计算机802，然后经由通信连接844来连接。网络接口 842涵盖有线和/或无线通信网络，诸如局域网(LAN)和广域网(WAN)和蜂巢式网络。LAN技术包括光纤分布式数据接口(FDDI)、铜线分布式数据接口(⑶DI )、以太网、令牌环网等。WAN技术包括但不限于点对连接、类似综合业务数字网(ISDN)及其变体的电路切换网络、封包切换网络以及数字用户线(DSL)。
[0077]通信连接844指代被用来将网络接口 842连接至总线808的硬件/软件。尽管为了说明清晰而将通信连接844展示为位于计算机802内，但是其也可以位于计算机802之夕卜。对于到网络接口 842的连接所必需的硬件/软件包括(仅出于示例性目的)内部和外部技术，诸如调制解调器，包括常见的电话级调制解调器、有线调制解调器和DSL调制解调器、ISDN适配器、有线和无线以太网卡、集线器和路由器。
[0078]也可以在分布式计算环境中实践本发明的所说明的方面，其中通过经由通信网络连接的远程处理器件来执行某些任务。在分布式计算环境中，程序模块或所存储的信息、指令等可以位于本地或远程的存储器存储器件。
[0079]此外，应了解，本文所描述的各个组件可以包括电路，这些电路可以包括组件和适宜值的电路元件，来实施本发明的实施例。此外，可以了解，该各个组件中的大多数可以实施在一个或多个IC芯片上。例如,在一个实施例中，可以在一个单个芯片中实施一组组件。在其它实施例中，在相互独立的IC芯片上制造或实施这些组件中的一个或多个。
[0080]如本文中所使用，术语“组件”、“系统”、“架构”等意图指代计算机或电子相关实体，包括硬件、硬件和软件的组合、软件(例如，执行中的)或固件。例如，组件可以是一个或多个晶体管、存储单元、晶体管或存储单元的布置、门阵列、可编程门阵列、专用集成电路、控制器、处理器、在处理器上运行的过程、与半导体存储器、计算机等存取或相交互的对象可执行的程序或应用程序，或以上各者的适宜组合。该组件可以包括可擦除编程(例如，至少部分地存储在可擦除存储器中的过程指令)或硬编程(例如，在制造时烧录至非可擦除存储器中的过程指令)。
[0081]通过说明，从存储器执行的过程和处理器可以是组件。再例如，架构可以包括电子硬件的布置(例如，并联或串联的晶体管)、处理指令和处理器，处理指令和处理器以适宜于电子硬件的布置的方式来实施该等处理指令。此外，架构可以包括单个组件(例如，晶体管、门阵列等)或组件布置(例如，晶体管的串联或并联布置、与编程电路、电力引线、电接地、输入信号线和输出信号线相连接的门阵列，等)。系统可以包括一个或多个组件以及一个或多个架构。一个实例系统可以包括开关块架构，其包括相互交叉的输入/输出线和传输门晶体管，以及电源、信号发生器、通信总线、控制器、I/o接口、地址寄存器等。应了解，估计在定义上会有一些重叠，并且架构或系统可以是独立的组件，或者是另一架构或系统的组件等。
[0082]除上述内容以外，所公开的主旨可以实施为方法、装置或制造品，使用的是通常的制造、编程或工程技术来生产硬件、固件、软件或其任何组合来控制电子器件来实施所公开的主旨。术语“装置”和“制造品”在本文中使用时意图涵盖电子器件、半导体器件、计算机或可以由任何计算机可读器件、载体或介质来存取的计算机程序。计算机可读的介质可包括硬件介质或软件介质。此外，该介质可以包括非暂时性介质或传输介质。在一个实例中，非暂时性介质可以包括计算机可读硬件介质。计算机可读硬件介质的特定实例可以包括但不限于磁性存储器件(例如，硬碟、软碟、磁带等)、光碟(例如，紧密光碟(CD)、数字多功能碟片(DVD)等)、智能卡以及快闪存储器器件(例如，卡、棒、钥匙形U盘等)。计算机可读传输介质可以包括载波等。当然，本领域的技术人员会认识到，可以在不偏离所公开主题的范围或精神的情况下可以对此配置做出众多修改。
[0083]以上所述内容包括本发明的实例。当然，出于描述本发明的目的，不可能描述尽组件或方法的所有可想到的组合，但是，本领域的一般技术人员可以认识到，本发明的许多进一步组合和置换是可能的。因此，所公开的主题意图涵盖落入本发明精神和范围内的所有此类变更、修改和变化。另外，所用的术语“包括”、“包含”、“具有”或“含有”等及其变化形式意图是包含性的，在权利要求中作为过渡词使用时与术语“包含”相似。
[0084]此外，词语“示例性”在本文中使用时，表示实例、例子或示例。在本文中被描述为“示例性”的任何方面或涉及不一定是比其它方面或涉及更优选或更有优势。相反，使用词语“示例性”是为了表明以具体方式呈现概念。如在本申请案中所使用，术语“或”意图是包含性的“或”，而不是非包含性的“或”。也就是说，除非另有说明或者从上下文中可以明显看出，“X使用A或B”意图表示自然包含性置换项中的任一个。也就是说，如果X使用A、X使用B、或X使用A或B两者，那么上述例子中的任一个均满足“X使用A或B”。此外，在本说明书和权利要求中所使用的冠词“一(一个)”一般应被理解为表示“一个或多个”，除非另有说明或者从上下文中可以明显看出专指单数形式。
[0085]此外，详细描述中的一些部分以对电子存储器内的数据位的算法或过程操作的形式来呈现。这些过程描述或表示是本领域技术人员将其工作实质有效传达给同等技术水平人员的方法。此处，过程一般应被看做是引出所要结果的自身连续的动作序列。这些动作是需要对物理量进行物理操控的动作。一般地，尽管并非必需的，这些量采取能够存储、传送、组合、比较和/或以其它方式操控的电和/或磁信号的形式。
[0086]为了便利，主要是因为常用的原因，将这些信号称作位、值、元件、符号、字符、项、数字等。但是应注意，这些和相似的形式全部与恰当的物理量相关，并且仅仅是针对这些物理量所用的便利标记。除非另有说明或从前面论述中明显看出，应了解，在整个所公开的主题中，使用诸如处理、计算、复制、模拟、确定或传输等术语的论述，用于指代处理系统和/或相似的消费型或工业型电子器件或机器的动作和过程，这些动作和过程将被表示为在电子器件的电路、寄存器或存储器内的物理(电气或电子)量的数据或信号，操控成相似地被表示为在该机器或计算机系统存储器或寄存器或其它此类信息存储、传输和/或显示器件内的物理量的其它数据或信号。
[0087]对于由上述组件、架构、电路、过程等所执行的各种功能，用于描述此类组件的术语(包括对于“构件”的引用)意图对应于(除非另有说明)执行所描述组件的特定功能的任何组件(例如，功能等效物)，即使其在结构上与所公开的结构不等效也无妨，只要其执行的是文中根据实施例的示例性方面所说明的功能。此外，尽管仅仅是围绕若干实施方案中的一个来公开一个特定特征，此类特征也可以组合其它实施方案中的一个或多个其它特征，只要其对于任何给定或特定的应用是想要的和有优势的。同时还应认识到，实施例既包括系统，也包括具有用于执行各个过程的动作和/或事件的计算机可执行指令的计算机可读介质。
【权利要求】
1.一种设置在单片叠层中的存储器单元，包括:下电极，其包括导电材料；切换介质，其包括电阻材料；上电极，其包括贵金属，所述贵金属响应于施加到所述存储器单元的电场而在所述上电极与所述切换介质的边界上产生离子，其中所述切换介质至少部分地能够渗入所述离子；以及钝化层，其包括被置于所述上电极的与所述切换介质相对的一侧的非贵金属，其中所述钝化层减少一种或多种大气气体向所述上电极中的扩散。
2.根据权利要求1的存储器单元，其中所述钝化层与所述上电极直接接触。
3.根据权利要求1的存储器单元，其中所述钝化层的所述非贵金属从以下项构成的组中选择:W、氮化钨、T1、TiW、Al、Cu和TiN0
4.根据权利要求1的存储器单元，其中所述钝化层在无氧环境中被置于所述上电极之上。
5.根据权利要求4的存储器单元，其中所述钝化层使用物理气相沉积工艺沉积。
6.根据权利要 求4的存储器单元，其中所述钝化层使用化学气相沉积工艺沉积。
7.根据权利要求1的存储器单元，其中所述上电极的所述贵金属为Ag。
8.根据权利要求1的存储器单元，其中所述下电极的所述导电材料包括导电金属和掺硅材料。
9.根据权利要求1的存储器单元，其中所述切换介质由无掺杂非晶硅、非晶硅化合物或低氧化硅构成。
10.根据权利要求1的存储器单元，其中所述钝化层的具有处于大约10纳米(nm)到大约50nm范围内的厚度。
11.根据权利要求1的存储器单元，进一步包括被置于所述切换介质与所述上电极之间且从以下项构成的组中选择的阻挡层:T1、TiN和T1。
12.根据权利要求11的存储器单元，其中所述阻挡层具有大约3nm到大约1nm的厚度。
13.根据权利要求1的存储器单元，进一步包括:半导体衬底，其上放置所述存储器单元，所述半导体衬底包括至少一互补金属氧化物半导体器件；第一金属导体，其被置于所述半导体衬底上且与所述下电极进行电接触；以及第二金属导体，其至少部分地形成为与所述钝化层接触的金属硬掩模，其中第一金属线和第二金属线便于向所述存储器单元施加信号。
14.一种制造存储器单元的方法，包括:在衬底材料上形成第一导电电极层；在所述第一导电电极层上形成渗入至少一贵金属离子的电阻式切换介质；在所述电阻式切换介质上形成包括所述至少一贵金属的第二导电电极层；以及在所述第二导电电极层上形成包括非贵金属的扩散缓解层；并且其中:所述第二导电电极层被配置为响应于电场，至少在最接近所述电阻式切换介质的表面产生离子，其中所述制造在减氧环境中执行，并且其中所述非贵金属被配置为减少所述第二导电电极层对氧气的暴露。
15.根据权利要求14的方法，进一步包括所述扩散缓解层的所述非贵金属的选择是从W、T1、TiN、Al、Cu、WN和Tiff构成的组中选择。
16.根据权利要求14的方法，其中形成所述扩散缓解层在形成所述电阻式切换层之后的一定时间内执行，其中所述一定时间处于大约I小时到大约8小时的范围内。
17.根据权利要求14的方法，进一步包括形成从T1、TiN和T1构成的组中选择并且被置于所述电阻式切换介质与所述第二导电电极层之间的阻挡层，其中所述阻挡层具有大约10纳米(nm)或更小的厚度，并且所述扩散缓解层具有处于大约1nm到大约50nm的范围内的厚度。
18.—种电子器件,包括:存储器单元阵列，其包括具有互补半导体金属氧化物器件和双端存储器单元的衬底，所述互补半导体金属氧化物器件和双端存储器单元均至少部分地形成于所述衬底上或上方，其中所述存储器被配置为存储与操作所述电子器件相关的指令；命令接口，其被配置为接收与执行相对于所述存储器单元阵列的存储操作相关的指令；以及控制器，其被配置为响应于在所述命令接口处接收到所述指令以及所述命令的处理，通过一个或多个信号输 入针对所述至少一双端存储器单元执行所述存储操作，其中所述双端存储器单元进一步包括:下电极、切换介质、包括贵金属的上电极以及包括非贵金属并且与所述上电极直接接触的钝化层，其中所述钝化层被配置为减少所述上电极对氧气的暴露。
19.根据权利要求18的电子器件，其中:所述上电极的所述贵金属为Ag、Pt或Pd之一；并且所述钝化层的所述非贵金属为W、T1、TiN、Al、Cu、WN或TiW之一。
20.根据权利要求18的电子器件，其中所述钝化层具有处于大约10纳米(nm)到大约50nm的范围内的厚度。
【文档编号】H01L21/44GK104051277SQ201410096551
【公开日】2014年9月17日 申请日期:2014年3月14日 优先权日:2013年3月14日
【发明者】S·P·麦克斯维尔, 赵星贤 申请人:科洛斯巴股份有限公司