槽栅型直角复合栅场板异质结器件及其制作方法
【专利摘要】本发明公开了一种槽栅型直角复合栅场板异质结器件及其制作方法，主要解决现有场板技术在实现高击穿电压时工艺复杂的问题。其包括：衬底(1)、过渡层(2)、势垒层(3)、源极(4)、漏极(5)、台面(6)、栅槽(7)、栅极(8)、钝化层(9)和保护层(13)。钝化层内刻有凹槽(10)，该凹槽内完全填充有高介电常数介质(11)；钝化层(9)与保护层(13)之间淀积有一字形栅场板(12)，其靠近栅极一侧边缘与凹槽靠近栅极一侧边缘对齐；该一字形栅场板(12)与高介电常数介质(11)构成直角复合栅场板，一字形栅场板与栅极电气连接。本发明具有制作工艺简单、击穿电压高、可靠性高和成品率高的优点，可作为开关器件。
【专利说明】槽栅型直角复合栅场板异质结器件及其制作方法
【技术领域】
[0001] 本发明属于半导体器件【技术领域】，特别涉及一种槽栅型直角复合栅场板异质结器 件，可作为电力电子系统的基本器件。 技术背景
[0002] 功率半导体器件是电力电子系统的重要元件，是进行电能处理的有效工具。近年 来，随着能源和环境问题的日益突出，研发新型高性能、低损耗功率器件已成为提高电能利 用率、节约能源、缓解能源危机的有效途径之一。然而，在功率器件研究中，高速、高压与低 导通电阻之间存在着严重的制约关系，合理、有效地改进这种制约关系是提高器件整体性 能的关键。随着市场不断对功率系统提出更高效率、更小体积、更高频率的要求，传统Si基 半导体功率器件性能已逼近其理论极限。为了能进一步减少芯片面积、提高工作频率、提高 工作温度、降低导通电阻、提高击穿电压、降低整机体积、提高整机效率，以氮化镓为代表的 宽禁带半导体材料，凭借其更大的禁带宽度、更高的临界击穿电场和更高的电子饱和漂移 速度，且化学性能稳定、耐高温、抗辐射等突出优点，在制备高性能功率器件方面脱颖而出， 应用潜力巨大。特别是采用GaN基异质结结构的高电子迁移率晶体管，即GaN基HEMT器件， 更是因其低导通电阻、高工作频率等特性，能满足下一代电子装备对功率器件更大功率、更 高频率、更小体积和更恶劣高温工作的要求，在经济和军事领域具有广阔和特殊的应用前 旦 -5^ 〇
[0003] 然而，常规GaN基HEMT器件结构上存在固有缺陷，会导致器件沟道电场强度呈畸 形分布，尤其是在器件栅极靠近漏极附近存在极高电场峰值。导致实际的GaN基HEMT器件 的击穿电压往往远低于理论期望值，且存在电流崩塌、逆压电效应等可靠性问题，严重制约 了在电力电子领域中的应用和发展。为了解决以上问题，国内外研究者们提出了众多方法， 而场板结构是其中效果最为显著、应用最为广泛的一种。2000年美国UCSB的N. Q. Zhang 等人首次将场板结构成功应用于GaN基HEMT功率器件中，研制出交叠栅器件，饱和输出电 流为500mA/mm，关态击穿电压可达570V，这是当时所报道击穿电压最高的GaN器件，参见 High breakdown GaN HEMT with overlapping gate structure, IEEE Electron Device Letters，Vol. 21，No. 9, pp. 421-423, 2000。随后，各国研究机构纷纷展开了相关的研究工 作，而美国和日本是该领域中的主要领跑者。在美国，主要是UCSB、南卡大学、康奈尔大学 以及著名的电力电子器件制造商IR公司等从事该项研究。日本相对起步较晚，但他们对 这方面的工作非常重视，资金投入力度大，从事机构众多，包括：东芝、古河、松下、丰田和富 士等大公司。随着研究的深入，研究者们发现相应地增加场板长度，可以提高器件击穿电 压。但场板长度的增加会使场板效率，即击穿电压比场板长度，不断减小，也就是场板提高 器件击穿电压的能力随着场板长度的增加逐渐趋于饱和，参见Enhancement of breakdown voltage in AlGaN/GaN high electron mobility transistors using a field plate, IEEE Transactions on Electron Devices, Vol. 48, No. 8, pp. 1515-1521，2001,以及Development and characteristic analysis of a field-plated Al203/AlInN/GaN M0S HEMT, Chinese Physics B，Vol. 20, No. l，pp. 0172031-0172035, 2011。因此，为了进一步提高器件击穿电 压，同时兼顾场板效率，2008年日本东芝公司的Wataru Saito等人采用栅场板和源场板的 双层场板结构研制出了双层场板绝缘栅型GaN基HEMT器件，该器件击穿电压高达940V，最 大输出电流高达4. 4A，参见A 130-W Boost Converter Operation Using a High-Voltage GaN-HEMT, IEEE Electron Device Letters, Vol. 29, No. 1，pp. 8-10, 2008。这种双层场板结 构已成为当前国际上用来改善GaN基功率器件击穿特性，提高器件整体性能的主流场板技 术。然而，GaN基双层场板HEMT器件的工艺复杂，制造成本更高，每一层场板的制作都需要 光刻、淀积金属、淀积钝化介质等工艺步骤。而且要优化各层场板下介质材料厚度以实现击 穿电压最大化，必须进行繁琐的工艺调试和优化，因此大大增加了器件制造的难度，降低了 器件的成品率。
【发明内容】
[0004] 本发明的目的在于针对上述已有技术的不足，提供一种制造工艺简单、击穿电压 高、场板效率高和可靠性高的槽栅型直角复合栅场板异质结器件及其制作方法，以减小器 件的制作难度，改善器件的击穿特性和可靠性，提高器件的成品率。
[0005] 为实现上述目的，本发明的技术方案是这样实现的：
[0006] 一、器件结构
[0007] 本发明提供的器件结构采用GaN基宽禁带半导体材料构成的异质结结构，自下而 上包括：衬底、过渡层、势垒层、钝化层和保护层，势垒层的上面淀积有源极与漏极，势垒层 的侧面刻有台面，且台面深度大于势垒层的厚度，在源极与漏极之间的势垒层内刻有栅槽， 在栅槽内淀积有栅极，其特征在于，钝化层内刻有凹槽，该凹槽内完全填充有高介电常数介 质；钝化层与保护层之间淀积有一字形栅场板，且该一字形栅场板靠近栅极一侧的边缘与 凹槽靠近栅极一侧的边缘对齐，该一字形栅场板与高介电常数介质构成直角复合栅场板结 构，且一字形栅场板与栅极电气连接。
[0008] 作为优选，栅槽的深度h小于势垒层的厚度；栅极与栅槽左端之间的距离ri为0? 3. 4 y m，与栅槽右端之间的距离r2为0?5. 6 y m，并且< r2。
[0009] 作为优选，所述的凹槽深度s为0. 35?10. 5 ii m，宽度b为0. 7?9 ii m。
[0010] 作为优选，所述的凹槽底部与势垒层之间的距离d为0. 09?1 y m。
[0011] 作为优选，所述的凹槽靠近漏极一侧边缘与一字形栅场板靠近漏极一侧边缘之间 的距离c为0.9?llum。
[0012] 作为优选，所述的一字形栅场板靠近栅极一侧边缘与栅极靠近漏极一侧边缘之间 的距离a为sX (d+sX e / e 2)°_5，其中s为凹槽深度，d为凹槽底部与势垒层之间的距离， e i为钝化层的相对介电常数，e 2为高介电常数介质的相对介电常数。
[0013] 作为优选，所述的钝化层的相对介电常数e i和高介电常数介质的相对介电常数 e 2的取值范围为1. 5?2000,且e ' e 2。
[0014] 二?制作方法
[0015] 第一步，在衬底上外延GaN基宽禁带半导体材料，形成过渡层；
[0016] 第二步，在过渡层上外延GaN基宽禁带半导体材料，形成势垒层；
[0017] 第三步，在势垒层上第一次制作掩膜，利用该掩膜在势垒层的两端淀积金属，再在 N2气氛中进行快速热退火，分别制作源极和漏极；
[0018] 第四步，在势垒层上第二次制作掩膜，利用该掩膜在源极左侧、漏极右侧的势垒层 上进行刻蚀，且刻蚀区深度大于势垒层厚度，形成台面；
[0019] 第五步，在势垒层上第三次制作掩膜，利用该掩膜在源极与漏极之间的势垒层内 进行刻蚀，制作栅槽，栅槽的深度h小于势垒层的厚度；
[0020] 第六步，在势垒层上第四次制作掩膜，利用该掩膜在栅槽内淀积金属，制作栅极， 栅极与栅槽左端之间的距离A为0?3. 4 y m，与栅槽右端之间的距离r2为0?5. 6 y m，并 且A彡r2 ;
[0021] 第七步，分别在源极上部、漏极上部、栅极上部、栅槽的其他区域上部以及势垒层 的其他区域上部淀积钝化层；
[0022] 第八步，在钝化层上第五次制作掩膜，利用该掩膜在栅极与漏极之间的钝化层内 进行刻蚀，以制作深度s为0. 35?10. 5 y m，宽度b为0. 7?9 y m的凹槽，凹槽底部与势垒 层之间的距离d为0. 09?1 y m，该凹槽靠近栅极一侧边缘与栅极靠近漏极一侧边缘之间的 距离a为sX (d+sX e夕e 2)°_5，其中s为凹槽的深度，d为凹槽底部与势垒层之间的距离， e i为钝化层的相对介电常数，e 2为高介电常数介质的相对介电常数；
[0023] 第九步，在钝化层上第六次制作掩膜，利用该掩膜在凹槽内淀积高介电常数介质， 高介电常数介质完全填充凹槽；
[0024] 第十步，在钝化层上第七次制作掩膜，利用该掩膜在源极和漏极之间的钝化层上 部以及高介电常数介质上部均淀积厚度为〇. 39?3. 2 y m的金属，该金属靠近栅极一侧的 边缘与凹槽靠近栅极一侧的边缘对齐，形成一字形栅场板，该一字形栅场板靠近漏极一侧 边缘与凹槽靠近漏极一侧边缘之间的距离c为0. 9?11 y m，一字形栅场板与栅极电气连 接，一字形栅场板与高介电常数介质构成直角复合栅场板；
[0025] 第十一步，在一字形栅场板上部和钝化层的其它区域上部淀积绝缘介质材料，形 成保护层，完成整个器件的制作。
[0026] 本发明器件与采用传统栅场板的异质结器件比较具有以下优点：
[0027] 1.进一步提高了击穿电压。
[0028] 本发明由于采用直角复合栅场板结构，使器件在处于工作状态尤其是处于关态的 工作状态时，势垒层表面电势从栅极到漏极逐渐升高，从而增加了势垒层中耗尽区，即高阻 区，的面积，改善了耗尽区的分布，促使栅极与漏极之间势垒层中的耗尽区承担更大的漏源 电压，从而大大提高了器件的击穿电压。
[0029] 2.进一步减小了栅极泄漏电流，提高了器件可靠性。
[0030] 本发明由于采用直角复合栅场板结构，使器件势垒层耗尽区中电场线的分布得到 了更有效的调制，器件中栅极靠近漏极一侧边缘、一字形栅场板靠近漏极一侧边缘以及凹 槽靠近漏极一侧边缘都会产生一个电场峰值，而且通过调整一字形栅场板下方钝化层的厚 度、凹槽深度与宽度、高介电常数介质的类型、凹槽靠近栅极一侧边缘与栅极靠近漏极一侧 边缘之间的距离以及一字形栅场板靠近漏极一侧边缘与凹槽靠近漏极一侧边缘之间的距 离，可以使得上述各个电场峰值相等且小于GaN基宽禁带半导体材料的击穿电场，从而最 大限度地减少了栅极靠近漏极一侧的边缘所收集的电场线，有效地降低了该处的电场，大 大减小了栅极泄漏电流，使得器件的可靠性和击穿特性均得到了显著增强。
[0031] 3.工艺简单，易于实现，提高了成品率。
[0032] 本发明器件结构中一字形栅场板的制作只需一步工艺便可完成，避免了传统的堆 层场板结构所带来的工艺复杂化问题，大大提高了器件的成品率。
[0033] 仿真结果表明，本发明器件的击穿电压远远大于采用传统栅场板的异质结器件。
[0034] 以下结合附图和实施例进一步说明本发明的技术内容和效果。
【专利附图】
【附图说明】
[0035] 图1是采用传统栅场板的异质结器件的结构图；
[0036] 图2是本发明槽栅型直角复合栅场板异质结器件的结构图；
[0037] 图3是本发明槽栅型直角复合栅场板异质结器件的制作流程图；
[0038] 图4是对传统器件及本发明器件仿真所得的势垒层中电场曲线图。
【具体实施方式】
[0039] 参照图2,本发明是基于GaN基宽禁带半导体异质结结构，其包括：衬底1、过渡层 2、势垒层3、源极4、漏极5、台面6、栅槽7、栅极8、钝化层9、凹槽10、高介电常数介质11、一 字形栅场板12与保护层13。衬底1、过渡层2与势垒层3为自下而上分布，源极4和漏极5 淀积在势垒层3上，台面6制作在源极左侧及漏极右侧，该台面深度大于势垒层厚度，栅槽7 位于源极与漏极之间的势垒层内，其深度h小于势垒层厚度，栅极8淀积在栅槽7内，栅极 8与栅槽左端之间的距离&为0?3. 4 ii m，与栅槽右端之间的距离r2为0?5. 6 ii m，并且 A < r2 ;钝化层9分别覆盖在源极上部、漏极上部、栅极上部、栅槽的其他区域上部以及势垒 层的其他区域上部。凹槽10位于钝化层9内，该凹槽深度s为0. 35?10. 5 y m，宽度b为 0? 7?9 y m，凹槽10底部与势垒层之间的距离d为0? 09?1 y m，高介电常数介质11完全 填充在凹槽10内，且高介电常数介质的相对介电常数e 2大于钝化层的相对介电常数e p 凹槽10靠近栅极一侧边缘与栅极靠近漏极一侧边缘之间的距离a、凹槽10的深度s、凹槽 10底部与势垒层之间的距离d满足关系a= sX(d+sX ei/e2)°_5,其中￡l为钝化层的相 对介电常数，e 2为高介电常数介质的相对介电常数。钝化层9与保护层13之间淀积有一 字形栅场板12,该一字形栅场板12靠近栅极一侧边缘与凹槽10靠近栅极一侧边缘对齐，且 一字形栅场板12与栅极8电气连接，一字形栅场板12与高介电常数介质11构成直角复合 栅场板。一字形栅场板靠近漏极一侧边缘与凹槽靠近漏极一侧边缘之间的距离c为0. 9? 11 U m。保护层13位于一字形栅场板12上部以及钝化层的其它区域上部。
[0040] 上述器件的衬底1采用蓝宝石或碳化硅或硅材料；过渡层2由若干层相同或不 同的GaN基宽禁带半导体材料组成，其厚度为1?5 y m ;势垒层3由若干层相同或不同的 GaN基宽禁带半导体材料组成，其厚度为5?50nm ;钝化层9和保护层13均可以采用Si02、 SiN、Al203、Hf0 2、La203、Ti02中的一种或其它绝缘介质材料，钝化层的厚度为凹槽10深度s 和凹槽10底部与势垒层之间的距离d之和，即0. 44?11. 5 y m ;保护层的厚度为0. 42? 6. 7iim ;高介电常数介质11可采用Al203、Hf02、La20 3、Ti02、SrTi03中的任意一种或其它高 介电常数绝缘介质材料；钝化层9的相对介电常数e i和高介电常数介质11的相对介电常 数e2的取值范围为1.5?2000,且ei〈e 2;-字形栅场板12采用三层不同金属的组合构 成，其厚度为〇. 39?3. 2 iim。
[0041] 参照图3,本发明制作槽栅型直角复合栅场板异质结器件的过程，给出如下三种实 施例：
[0042] 实施例一：制作衬底为蓝宝石，钝化层为A1203，保护层为SiN，高介电常数介质为 ，一字形栅场板为Ti/Mo/Au金属组合的槽栅型直角复合栅场板异质结器件。
[0043] 步骤1.在蓝宝石衬底1上自下而上外延GaN材料制作过渡层2,如图3a。
[0044] 使用金属有机物化学气相淀积技术在蓝宝石衬底1上外延厚度为1 U m的未掺杂 过渡层2,该过渡层自下而上由厚度分别为30nm和0. 97 y m的GaN材料构成。外延下层GaN 材料采用的工艺条件为：温度为530°C，压强为45T〇rr，氢气流量为440〇 SCCm，氨气流量为 440〇SCCm，镓源流量为22 y mol/min ;外延上层GaN材料采用的工艺条件为：温度为960°C， 压强为45Torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为120iimol/min。
[0045] 步骤2.在GaN过渡层2上淀积未掺杂的Ala5Gaa5N制作势垒层3,如图3b。
[0046] 使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为5nm，且铝组分为 〇. 5的未掺杂Ala5Gaa5N势垒层3,其采用的工艺条件为：温度为980°C，压强为45T 〇rr，氢 气流量为4400sccm，氨气流量为4400sccm，镓源流量为35 ii mol/min，铝源流量为7 ii mol/ min〇
[0047] 步骤3.在势鱼层3的两端淀积金属Ti/Al/Ni/Au制作源极4与漏极5,如图3c。
[0048] 在Ala5Gaa5N势垒层3上第一次制作掩膜，使用电子束蒸发技术在其两 端淀积金属，再在队气氛中进行快速热退火，制作源极4和漏极5,其中所淀积 的金属为Ti/Al/Ni/Au金属组合，即自下而上分别为Ti、Al、Ni与Au，其厚度为 0. 018iim/0. 135iim/0. 046iim/0. 052iim。淀积金属采用的工艺条件为：真空度小于 1. 8 X l(T3Pa，功率范围为200?1000W，蒸发速率小于3A/s;快速热退火采用的工艺条件为： 温度为850°C，时间为35s。
[0049] 步骤4.在源极左边与漏极右边的势垒层上进行刻蚀制作台面6,如图3d。
[0050] 在Ala5Gaa5N势垒层3上第二次制作掩膜，使用反应离子刻蚀技术在源极左边与 漏极右边的势垒层上进行刻蚀，形成台面6,刻蚀深度为10nm。刻蚀采用的工艺条件为：Cl 2 流量为15sccm，压强为lOmTorr，功率为100W。
[0051] 步骤5.在源极与漏极之间的势垒层内进行刻蚀制作栅槽7,如图3e。
[0052] 在Ala5Gaa5N势垒层3上第三次制作掩膜，使用反应离子刻蚀技术在源极与漏极 之间的势垒层内进行刻蚀，制作栅槽7,刻蚀深度为2nm。刻蚀采用的工艺条件为：Cl 2流量 为15sccm，压强为lOmTorr，功率为100W。
[0053] 步骤6.在栅槽7内淀积金属Ni/Au制作栅极8,如图3f。
[0054] 在AlyGayN势垒层3上第四次制作掩膜，使用电子束蒸发技术在栅槽7内淀积 金属，制作栅极8,其中所淀积的金属为Ni/Au金属组合，即下层为Ni、上层为Au，其厚度为 0. 048 y m/0. 14 y m，栅极与栅槽左端之间的距离ri为0 y m，栅极与栅槽右端之间的距离r2 为Oum。淀积金属采用的工艺条件为：真空度小于1.8Xl(T3Pa，功率范围为200?1000W， 蒸发速率小于3A/s。
[0055] 步骤7.在源极上部、漏极上部、栅极上部、栅槽7的其他区域上部以及势垒层的其 他区域上部淀积A1 203钝化层9,如图3g。
[0056] 使用原子层淀积技术分别覆盖源极上部、漏极上部、栅极上部、栅槽7的其他区域 上部以及势垒层的其他区域上部，完成淀积厚度为0. 44 y m的A1203钝化层9。淀积钝化 层采用的工艺条件为：以TMA和H20为反应源，载气为N2，载气流量为20〇SCCm，衬底温度为 300°C，气压为 700Pa。
[0057] 步骤8.在栅极8与漏极5之间的钝化层9内进行刻蚀制作凹槽10,如图3h。
[0058] 在钝化层9上第五次制作掩膜，使用反应离子刻蚀技术在栅槽7与漏极5之间的 钝化层内进行刻蚀，以制作凹槽10,其中凹槽10深度s为0. 35 y m，宽度b为0. 7 y m，凹槽 10底部与势垒层之间的距离d为0. 09 y m，凹槽10靠近栅极一侧边缘与栅极靠近漏极一 侧边缘之间的距离a为0. 163 y m。刻蚀采用的工艺条件为：CF4流量为45SCCm，02流量为 5sccm，压强为 15mTorr，功率为 250W。
[0059] 步骤9.在凹槽10内淀积Hf02高介电常数介质11，并完全填充凹槽10,如图3i。
[0060] 在钝化层9上第六次制作掩膜，使用射频磁控反应溅射技术在凹槽10内淀积Hf02 高介电常数介质11，所淀积高介电常数介质要完全填充凹槽10。淀积高介电常 数介质采用的工艺条件为：反应室溅射气压保持在0. IPa左右，OjPAr的流量分别为lsccm 和8sccm，基片温度固定在200°C，Hf靶射频功率为150W。
[0061] 步骤10.在源极与漏极之间的钝化层上部和高介电常数介质上部淀积金属Ti/ Mo/Au制作一字形栅场板12,如图3j。
[0062] 在钝化层9上第七次制作掩膜，使用电子束蒸发技术在源极与漏极之间的钝化层 上部和高介电常数介质上部淀积金属，所淀积的金属为Ti/Mo/Au金属组合，即下层为Ti、 中层为Mo、上层为Au，其厚度为0. 18iim/0. 1311111/0.0811111，该金属靠近栅极一侧边缘与 凹槽靠近栅极一侧边缘对齐，形成一字形栅场板，将一字形栅场板与栅极电气连接。一字 形栅场板靠近漏极一侧边缘与凹槽靠近漏极一侧边缘之间的距离c为0. 9pm，一字形栅 场板与高介电常数介质构成直角复合栅场板。淀积金属采用的工艺条件为：真空度小于 1. 8Xl(T3Pa，功率范围为200?1000W，蒸发速率小于3A/s。
[0063] 步骤11.在一字形栅场板12上部以及钝化层9的其它区域上部淀积SiN制作保 护层13,如图3k。
[0064] 使用等离子体增强化学气相淀积技术在一字形栅场板12上部以及钝化层9的 其它区域上部淀积SiN制作保护层13,其厚度为0. 42 y m，从而完成整个器件的制作，淀 积保护层采用的工艺条件为：气体为NH3、N2及SiH 4，气体流量分别为2. 5SCCm、95〇SCCm和 250sccm，温度、RF功率和压强分别为300°C、25W和950mTorr。
[0065] 实施例二：制作衬底为碳化硅，钝化层为Si02，保护层为SiN，高介电常数介质为 A1203，一字形栅场板为Ti/Ni/Au金属组合的槽栅型直角复合栅场板异质结器件。
[0066] 步骤一.在碳化硅衬底1上自下而上外延A1N与GaN材料制作过渡层2,如图3a。
[0067] 1. 1)使用金属有机物化学气相淀积技术在碳化娃衬底1上外延厚度为50nm的 未掺杂的A1N材料；其外延的工艺条件为：温度为1000°C，压强为45T 〇rr，氢气流量为 4600sccm，氨气流量为4600sccm，错源流量为5iimol/min ;
[0068] 1. 2)使用金属有机物化学气相淀积技术在A1N材料上外延厚度为2. 45 ii m的GaN 材料，完成过渡层2的制作；其外延的工艺条件为：温度为1000°C，压强为45T〇rr，氢气流 量为4600sccm，氨气流量为4600sccm，镓源流量为120iimol/min。
[0069] 本步骤的外延不局限于金属有机物化学气相淀积技术，也可以采用分子束外延技 术或氢化物气相外延技术。
[0070] 步骤二.在过渡层2上自下而上外延Al(l.3Ga(l.7N和GaN材料制作势垒层3,如图 3b 〇
[0071] 2. 1)使用金属有机物化学气相淀积技术在过渡层2上淀积厚度为27nm、铝组分为 0. 3的AluGa^N材料；其外延的工艺条件为：温度为1KKTC，压强为45T〇rr，氢气流量为 4600sccm，氨气流量为4600sccm，镓源流量为16 y mol/min，错源流量为8 y mol/min ;
[0072] 2. 2)使用金属有机物化学气相淀积技术在Ala3Gaa7N材料上外延厚度为3nm的 GaN材料，完成势垒层3的制作；其外延的工艺条件为：温度为1400°C，压强为40Torr，氢气 流量为4300sccm，氨气流量为4300sccm，镓源流量为12iimol/min。
[0073] 本步骤的外延不局限于金属有机物化学气相淀积技术，也可以采用分子束外延技 术或氢化物气相外延技术。
[0074] 步骤三.在势垒层3的两端淀积金属Ti/Al/Ni/Au制作源极4与漏极5,如图3c。
[0075] 3. 1)在势垒层3上第一次制作掩膜，使用电子束蒸发技术在其两端淀积金 属，淀积的金属为Ti/Al/Ni/Au金属组合，S卩自下而上分别为Ti、Al、Ni与Au，其厚 度为0. 018 ii m/0. 135 ii m/0. 046 ii m/0. 052 ii m，其淀积金属工艺条件为：真空度小于 1. 8Xl(T3Pa，功率范围为200?1000W，蒸发速率小于3A/s;
[0076] 3.2)在队气氛中进行快速热退火，完成源极4和漏极5的制作，其快速热退火的 工艺条件为：温度为850°C，时间为35s。
[0077] 本步骤的金属淀积不局限于电子束蒸发技术，也可以采用溅射技术。
[0078] 步骤四.在源极的左边与漏极的右边的势垒层3上进行刻蚀制作台面6,如图3d。
[0079] 在势垒层3上第二次制作掩膜，使用反应离子刻蚀技术在源极左边与漏极右边的 势垒层3上进行刻蚀，形成台面6,其中刻蚀深度为100nm ;反应离子刻蚀技术刻蚀台面6采 用的工艺条件为：Cl2流量为15SCCm，压强为lOmTorr，功率为100W。
[0080] 本步骤的刻蚀不局限于反应离子刻蚀技术，也可以采用溅射技术或等离子体刻蚀 技术。
[0081] 步骤五.在源极与漏极之间的势垒层内进行刻蚀制作栅槽7,如图3e。
[0082] 在势垒层3上第三次制作掩膜，使用反应离子刻蚀技术在源极与漏极之间的势垒 层内进行刻蚀，制作栅槽7,刻蚀深度为20nm。刻蚀采用的工艺条件为：Cl 2流量为15SCCm， 压强为lOmTorr，功率为100W。
[0083] 本步骤的刻蚀不局限于反应离子刻蚀技术，也可以采用溅射技术或等离子体刻蚀 技术。
[0084] 步骤六.在栅槽7内淀积金属Ni/Au制作栅极8,如图3f。
[0085] 在势垒层3上第四次制作掩膜，使用电子束蒸发技术在栅槽7内淀积金属，制作栅 极8,其中所淀积的金属为Ni/Au金属组合，其厚度为0. 048 y m/0. 14 y m，栅极与栅槽左端 之间的距离A为1. 5 y m，栅极与栅槽右端之间的距离r2为2. 5 y m ;电子束蒸发技术淀积 Ni/Au采用的工艺条件为：真空度小于1.8Xl(T3Pa，功率范围为200?1000W，蒸发速率小 于 3A/s〇
[0086] 本步骤的金属淀积不局限于电子束蒸发技术，也可以采用溅射技术。
[0087] 步骤七.在源极上部、漏极上部、栅极上部、栅槽的其他区域上部以及势垒层的其 他区域上部淀积Si02制作钝化层9,如图3g。
[0088] 使用等离子体增强化学气相淀积技术分别覆盖源极上部、漏极上部、栅极上部、栅 槽的其他区域上部以及势垒层的其他区域上部，完成淀积厚度为6. 3 y m的Si02钝化层9 ; 其采用的工艺条件为：N20流量为85〇SCCm，SiH4流量为20〇 SCCm，温度为250°C，RF功率为 25W，压强为 llOOmTorr。
[0089] 本步骤的钝化层的淀积不局限于等离子体增强化学气相淀积技术，也可以采用蒸 发技术或原子层淀积技术或溉射技术或分子束外延技术。
[0090] 步骤八.在栅极8和漏极5之间的钝化层9内进行刻蚀制作凹槽10,如图3h。
[0091] 在钝化层9上第五次制作掩膜，使用反应离子刻蚀技术在栅极8与漏极5之间的 钝化层内进行刻蚀，以制作凹槽10,其中凹槽10深度S为5. 8 i! m，宽度b为5. 5 i! m，凹槽 10底部与势垒层之间的距离d为0. 5 y m，凹槽10靠近栅极一侧边缘与栅极靠近漏极一侧 边缘之间的距离a为10. 068 y m ;反应离子刻蚀技术刻蚀凹槽10采用的工艺条件为：0匕流 量为45sccm，02流量为5sccm，压强为15mTorr，功率为250W。
[0092] 本步骤的刻蚀不局限于反应离子刻蚀技术，也可以采用溅射技术或等离子体刻蚀 技术。
[0093] 步骤九.在凹槽10内淀积A1203高介电常数介质11，并完全填充凹槽10,如图3i。
[0094] 在钝化层9上第六次制作掩膜，使用原子层淀积技术在凹槽10内淀积A120 3高介 电常数介质11，所淀积A1203高介电常数介质要完全填充凹槽10。淀积A1 203高介电常数介 质采用的工艺条件为：以TMA和H20为反应源，载气为N 2，载气流量为20〇SCCm，衬底温度为 300°C，气压为 700Pa。
[0095] 本步骤的高介电常数介质的淀积不局限于原子层淀积技术，也可以采用蒸发技术 或等离子体增强化学气相淀积技术或溅射技术或分子束外延技术。
[0096] 步骤十.在源极与漏极之间的钝化层上部和高介电常数介质上部淀积金属Ti/ Ni/Au制作一字形栅场板12,如图3j。
[0097] 在钝化层9上第七次制作掩膜，使用电子束蒸发技术在源极与漏极之间的钝化层 上部和高介电常数介质上部淀积金属，所淀积的金属为Ti/Ni/Au金属组合，即下层为Ti、 中层为Ni、上层为Au，其厚度为0. 9 y m/0. 6 y m/0. 3 y m，该金属靠近栅极一侧边缘与凹槽 靠近栅极一侧边缘对齐，形成一字形栅场板，将一字形栅场板与栅极电气连接。一字形栅场 板靠近漏极一侧边缘与凹槽靠近漏极一侧边缘之间的距离c为6. 7 y m，一字形栅场板与高 介电常数介质构成直角复合栅场板。电子束蒸发技术淀积Ti/Ni/Au采用的工艺条件为：真 空度小于1.8X10_ 3Pa，功率范围为200?1000W，蒸发速率小于3A/s。
[0098] 本步骤的金属淀积不局限于电子束蒸发技术，也可以采用溅射技术。
[0099] 步骤十一.在一字形栅场板12上部以及钝化层9的其它区域上部淀积SiN制作 保护层13,如图3k。
[0100] 使用等离子体增强化学气相淀积技术在一字形栅场板12上部以及钝化层9的其 它区域上部淀积SiN制作保护层13,其厚度为3. 4 y m，从而完成整个器件的制作；其采用的 工艺条件为：气体为NH3、N2及SiH4，气体流量分别为2. 5sccm、950sccm和250sccm，温度、RF 功率和压强分别为300°C、25W和950mTorr。
[0101] 本步骤的保护层的淀积不局限于等离子体增强化学气相淀积技术，也可以采用蒸 发技术或原子层淀积技术或溉射技术或分子束外延技术。
[0102] 实施例三：制作衬底为硅，钝化层为SiN，保护层为Si02，高介电常数介质为Hf0 2， 一字形栅场板为Ti/Pt/Au金属组合的槽栅型直角复合栅场板异质结器件。
[0103] 步骤A.在硅衬底1上自下而上外延A1N与GaN材料制作过渡层2,如图3a。
[0104] A1)使用金属有机物化学气相淀积技术在温度为800°C，压强为40Torr，氢气流量 为4000sccm，氨气流量为4000sccm，铝源流量为25 ii mol/min的工艺条件下，在硅衬底1上 外延厚度为200nm的A1N材料；
[0105] A2)使用金属有机物化学气相淀积技术在温度为980°C，压强为45Torr，氢气流量 为4000sccm，氨气流量为4000sccm，镓源流量为120 ii mol/min的工艺条件下，在A1N材料 上外延厚度为4. 8 y m的GaN材料，完成过渡层2的制作。
[0106] 步骤B.在过渡层上自下而上淀积八1(|.16&(|. !^与GaN材料制作势垒层3,如图3b。
[0107] B1)使用金属有机物化学气相淀积技术在温度为1000°C，压强为40Torr，氢气流 量为4000sccm，氨气流量为4000sccm，镓源流量为12iimol/min，错源流量为12iimol/min 的工艺条件下，在过渡层2上外延厚度为46nm、铝组分为0. 1的AlaiGaa9N材料；
[0108] B2)使用金属有机物化学气相淀积技术在温度为1000°C，压强为40Torr，氢气流 量为4000sccm，氨气流量为4000sccm，镓源流量为3 y mol/min的工艺条件下，在Ala iGa^N 材料上外延厚度为4nm的GaN材料，完成势垒层3的制作。
[0109] 步骤C.在势垒层3两端淀积金属Ti/Al/Ni/Au制作源极4与漏极5,如图3c。
[0110] Cl)在势鱼层3上第一次制作掩膜，使用电子束蒸发技术在真空度小于 1. 8X 10_3Pa，功率范围为200?1000W，蒸发速率小于3A/s的工艺条件下，在其两端淀积金 属，其中所淀积的金属为Ti/Al/Ni/Au金属组合，即自下而上分别为Ti、Al、Ni与Au，其厚 度为 0? 018 u m/0. 135 u m/0. 046 u m/0. 052 u m ;
[0111] C2)在队气氛，温度为850°C，时间为35s的工艺条件下进行快速热退火，完成源 极4和漏极5的制作。
[0112] 步骤D.在源极左边与漏极右边的势垒层3上进行刻蚀制作台面6,如图3d。
[0113] 在势垒层3上第二次制作掩膜，使用反应离子刻蚀技术在Cl2流量为15Sccm，压强 为lOmTorr，功率为100W的工艺条件下，在源极左边与漏极右边的势垒层3上进行刻蚀，形 成台面6,其中刻蚀深度为200nm。
[0114] 步骤E.在源极与漏极之间的势垒层内进行刻蚀制作栅槽7,如图3e。
[0115] 在势垒层3上第三次制作掩膜，使用反应离子刻蚀技术在Cl2流量为15s CCm，压强 为lOmTorr，功率为100W的工艺条件下，在源极与漏极之间的势垒层内进行刻蚀，制作栅槽 7,其深度为30nm。
[0116] 步骤F.在栅槽7内淀积金属Ni/Au制作栅极8,如图3f。
[0117] 在势垒层3上第四次制作掩膜，使用电子束蒸发技术在真空度小于1. 8 Xl(T3Pa， 功率范围为200?1000W，蒸发速率小于3A/s的工艺条件下，在栅槽7内淀积金属， 制作栅极8,所淀积的金属为Ni/Au金属组合，即下层为Ni、上层为Au，其厚度为 0. 048 y m/0. 14 y m，栅极与栅槽左端之间的距离ri为3. 4 y m，栅极与栅槽右端之间的距离 r2 为 5. 6 y m〇
[0118] 步骤G.在源极上部、漏极上部、栅极上部、栅槽7的其实区域上部以及势垒层的其 他区域上部淀积SiN材料制作钝化层9,如图3g。
[0119] 使用等离子体增强化学气相淀积技术在气体为NH3、N2及SiH 4，气体流量分别为 2. 5sccm、950sccm和250sccm，温度、RF功率和压强分别为300°C、25W和950mTorr的工艺 条件下，在源极上部、漏极上部、栅极上部、栅槽7的其他区域上部以及势垒层的其他区域 上部淀积厚度为11. 5 y m的SiN制作钝化层9。
[0120] 步骤H.在栅极8与漏极5之间的钝化层9内进行刻蚀制作凹槽10,如图3h。
[0121] 在钝化层9上第五次制作掩膜，使用反应离子刻蚀技术在CF4流量为45SCCm，0 2流 量为5SCCm，压强为15mTorr，功率为250W的工艺条件下，在栅极8与漏极5之间的钝化层 内进行刻蚀，以制作凹槽10,其中凹槽10深度s为10. 5 y m，宽度b为9 y m，凹槽10底部与 势垒层之间的距离d为1 y m，凹槽10靠近栅极一侧边缘与栅极靠近漏极一侧边缘之间的距 离 a 为 20. 84 u m。
[0122] 步骤I.在凹槽10内淀积11?)2高介电常数介质11，并完全填充凹槽，如图3i。
[0123] 在钝化层9上第六次制作掩膜，使用射频磁控反应溅射技术在反应室溅射气压保 持在0. IPa附近，的流量分别为lsccm和8sccm，基片温度固定在200°C，Hf靶射频 功率为150W的工艺条件下，在凹槽10内淀积Hf0 2高介电常数介质11，所淀积Hf02高介电 常数介质要完全填充凹槽10。
[0124] 步骤J.在源极与漏极之间的钝化层上部和高介电常数介质上部淀积金属Ti/Pt/ Au，制作一字形栅场板12,如图3j。
[0125] 在钝化层9上第七次制作掩膜，使用电子束蒸发技术在真空度小于1. 8 X10_3Pa， 功率范围为200?1000W，蒸发速率小于3A/s的工艺条件下，在源极与漏极之间的钝化层上 部和高介电常数介质上部淀积金属，所淀积的金属为厚度为Ti/Pt/Au金属组合，即下层为 Ti、中层为Pt、上层为Au，其厚度为1. 5 y m/1. 2 y m/0. 5 y m，该金属靠近栅极一侧边缘与凹 槽靠近栅极一侧边缘对齐，形成一字形栅场板，将一字形栅场板与栅极电气连接；一字形栅 场板靠近漏极一侧边缘与凹槽靠近漏极一侧边缘之间的距离c为11 y m，一字形栅场板与 高介电常数介质构成直角复合栅场板。
[0126] 步骤K.在一字形栅场板12上部以及钝化层9的其它区域上部淀积Si02，制作保 护层13,如图3k。
[0127] 使用等离子体增强化学气相淀积技术在气体为N20及SiH4，气体流量分别为 850sccm和200sccm，温度为250°C，RF功率为25W，压强为1 lOOmTorr的工艺条件下，在一字 形栅场板12上部以及钝化层9的其它区域上部淀积Si02制作保护层13,其厚度为6. 7 y m， 从而完成整个器件的制作。
[0128] 本发明的效果可通过以下仿真进一步说明。
[0129] 对采用传统栅场板的异质结器件的势垒层与本发明器件的势垒层中的电场进行 仿真，结果如图4,其中传统栅场板有效长度L与本发明一字形栅场板有效总长度相等。
[0130] 由图4可以看出：采用传统栅场板的异质结器件在势垒层中的电场曲线只形成了 2个近似相等的电场峰值，其在势垒层中的电场曲线所覆盖的面积很小，而本发明器件在势 垒层中的电场曲线形成了 3个近似相等的电场峰值，使得本发明器件在势垒层中的电场曲 线所覆盖的面积大大增加，由于在势垒层中的电场曲线所覆盖的面积近似等于器件的击穿 电压，说明本发明器件的击穿电压远远大于采用传统栅场板的异质结器件的击穿电压。
【权利要求】
1. 一种槽栅型直角复合栅场板异质结器件，自下而上包括：衬底（1)、过渡层（2)、势 垒层（3)、钝化层（9)和保护层（13)，势垒层（3)的上面淀积有源极（4)与漏极（5)，势垒 层（3)的侧面刻有台面￠)，且台面深度大于势垒层的厚度，在源极与漏极之间的势垒层内 刻有栅槽（7)，在栅槽内淀积有栅极（8)，其特征在于，钝化层（9)内刻有凹槽（10)，该凹槽 内完全填充有高介电常数介质（11);钝化层（9)与保护层（13)之间淀积有一字形栅场板 (12)，且该一字形栅场板靠近栅极一侧的边缘与凹槽（10)靠近栅极一侧的边缘对齐，该一 字形栅场板（12)与高介电常数介质（11)构成直角复合栅场板结构，且一字形栅场板（12) 与栅极（8)电气连接。
2. 根据权利要求1所述的槽栅型直角复合栅场板异质结器件，其特征在于栅槽（7)的 深度h小于势垒层的厚度；栅极（8)与栅槽左端之间的距离1^为0?3.4 iim，与栅槽右端 之间的距离:r2为0?5. 6 y m，并且< r2。
3. 根据权利要求1所述的槽栅型直角复合栅场板异质结器件，其特征在于凹槽（10)的 深度s为0.35?10. 5iim，宽度b为0.7?9iim;凹槽（10)底部与势垒层⑶之间的距离 d 为 0? 09 ?1 u m。
4. 根据权利要求1所述的槽栅型直角复合栅场板异质结器件，其特征在于所述的钝化 层的相对介电常数e i和高介电常数介质的相对介电常数e 2的取值范围为1. 5?2000， 且 e ^ e 2。
5. 根据权利要求1所述的槽栅型直角复合栅场板异质结器件，其特征在于凹槽（10)靠 近栅极一侧边缘与栅极（8)靠近漏极一侧边缘之间的距离a为sX (d+sX e V e 2)°_5，其中 s为凹槽的深度，d为凹槽底部与势鱼层之间的距离，Si为钝化层的相对介电常数，￡2为 高介电常数介质的相对介电常数；一字形栅场板靠近漏极一侧边缘与凹槽靠近漏极一侧边 缘之间的距离C为0. 9?11 i! m。
6. 根据权利要求1所述的槽栅型直角复合栅场板异质结器件，其特征在于衬底（1)采 用蓝宝石或碳化硅或硅材料。
7. -种制作槽栅型直角复合栅场板异质结器件的方法，包括如下过程： 第一步，在衬底（1)上外延GaN基宽禁带半导体材料，形成过渡层（2); 第二步，在过渡层上外延GaN基宽禁带半导体材料，形成势垒层（3); 第三步，在势垒层（3)上第一次制作掩膜，利用该掩膜在势垒层（3)的两端淀积金属， 再在队气氛中进行快速热退火，分别制作源极（4)和漏极（5); 第四步，在势垒层（3)上第二次制作掩膜，利用该掩膜在源极左侧、漏极右侧的势垒层 上进行刻蚀，且刻蚀区深度大于势垒层厚度，形成台面（6); 第五步，在势垒层（3)上第三次制作掩膜，利用该掩膜在源极（4)与漏极（5)之间的势 垒层⑶内进行刻蚀，制作栅槽（7)，栅槽（7)的深度h小于势垒层的厚度； 第六步，在势垒层（3)上第四次制作掩膜，利用该掩膜在栅槽内淀积金属，制作栅极 (8)，栅极⑶与栅槽左端之间的距离ri为0?3. 4 y m，与栅槽右端之间的距离r2为0? 5. 6 y m，并且;< r2 ; 第七步，分别在源极上部、漏极上部、栅极上部、栅槽的其他区域上部以及势垒层的其 他区域上部淀积钝化层（9); 第八步，在钝化层（9)上第五次制作掩膜，利用该掩膜在栅极与漏极之间的钝化层（9) 内进行刻蚀，以制作深度S为0. 35?10. 5 i! m，宽度b为0. 7?9 i! m的凹槽，凹槽底部与势 垒层（3)之间的距离d为0. 09?1 y m，该凹槽靠近栅极一侧边缘与栅极靠近漏极一侧边缘 之间的距离a为sX (d+sX e夕e 2)°_5，其中s为凹槽的深度，d为凹槽底部与势垒层之间的 距离，h为钝化层的相对介电常数，￡2为高介电常数介质的相对介电常数； 第九步，在钝化层（9)上第六次制作掩膜，利用该掩膜在凹槽内淀积高介电常数介质 (11)，高介电常数介质（11)完全填充凹槽； 第十步，在钝化层（9)上第七次制作掩膜，利用该掩膜在源极和漏极之间的钝化层上 部以及高介电常数介质（11)上部均淀积〇. 39?3. 2 y m的金属，该金属靠近栅极一侧的边 缘与凹槽（10)靠近栅极一侧的边缘对齐，形成一字形栅场板（12)，该一字形栅场板（12)靠 近漏极一侧边缘与凹槽（10)靠近漏极一侧边缘之间的距离c为0. 9?11 y m，一字形栅场 板（12)与栅极（8)电气连接，一字形栅场板（12)与高介电常数介质（11)构成直角复合栅 场板； 第十一步，在一字形栅场板（12)上部和钝化层（9)的其它区域上部淀积绝缘介质材 料，形成保护层（13)，完成整个器件的制作。
8. 根据权利要求7所述的方法，其特征在于所述第十步中在源极与漏极之间的钝化层 (9)上部和高介电常数介质（11)上部淀积的金属，采用三层金属组合Ti/Mo/Au，即下层为 Ti、中层为 Mo、上层为 Au，其厚度为 0? 18 ?1.5iim/0. 13 ?1.2iim/0.08 ?0.5iim。
9. 根据权利要求7所述的方法，其特征在于所述第十步中在源极与漏极之间的钝化层 (9)上部和高介电常数介质（11)上部淀积的金属，采用Ti/Ni/Au三层金属组合，即下层为 Ti、中层为 Ni、上层为 Au，其厚度为 0? 18 ?1.5iim/0. 13 ?1.2iim/0.08 ?0.5iim。
10. 根据权利要求7所述的方法，其特征在于所述第十步中在源极与漏极之间的钝化 层（9)上部和高介电常数介质（11)上部淀积的金属，进一步采用Ti/Pt/Au三层金属组 合，即下层为Ti、中层为Pt、上层为Au，其厚度为0? 18?1. 5iim/0. 13?1. 2iim/0. 08? 0? 5 u m〇
【文档编号】H01L29/40GK104409481SQ201410658901
【公开日】2015年3月11日 申请日期:2014年11月18日 优先权日:2014年11月18日
【发明者】毛维, 佘伟波, 张延涛, 葛安奎, 杨翠, 郝跃 申请人:西安电子科技大学