高耐压ldmos器件的制作方法
【专利摘要】本实用新型所述高耐压LDMOS器件，包括具备第一掺杂类型的外延层及位于外延层上具备第二掺杂类型的源区和漏区，漏区靠近源区一侧为具备第二掺杂类型但掺杂浓度低于漏区的漂移区，漂移区与源区之间为第一掺杂类型的沟道区，所述沟道区上方设置有栅绝缘层和栅极，所述漂移区和沟道区下方还有具备第二掺杂类型且掺杂浓度高于漂移区的埋层，所述埋层与漂移区底部接触。本实用新型所述的高耐压LDMOS器件，通过埋层设置在漂移区和沟道区交界处构建二维电场，分散了漂移区表面的电场分布，从而降低了击穿可能性，提高了器件耐压。
【专利说明】高耐压LDMOS器件
【技术领域】
[0001]本实用新型属于半导体制造领域，涉及高压DMOS管的设计和制造，特别是涉及一种高耐压LDMOS器件。
【背景技术】
[0002]DMOS 是双重扩散 MOSFET (double-Diffused MOSFET)的缩写，由于 DMOS 采用浅注入的漂移区承受高压，因此DMOS源漏之间的耐压性能得到大幅提升；DMOS主要有两种类型，垂直双扩散金属氧化物半导体场效应管VDMOSFET (vertical double-diffusedM0SFET)和横向双扩散金属氧化物半导体场效应管LDMOSFET (lateral double-dif fusedMOSFET)。
[0003]DMOS器件在使用时，采用漂移区设计以增大源漏之间的耐压，使用时的漏端高压使漂移区和沟道区形成的PN结耗尽，同时，由于沟道的反型区集中在沟道表面，相应的，漂移区电场也集中在漂移区表面，造成在漂移区表面电场线集中，电场线的集中分布使器件容易发生击穿。
实用新型内容
[0004]为防止器件击穿，改善电场分布，从而提高LDMOS管的耐压特性，本实用新型公开了一种高耐压LDMOS器件。
[0005]本实用新型所述高耐压LDMOS器件，包括具备第一掺杂类型的外延层及位于外延层上具备第二掺杂类型的源区和漏区，漏区靠近源区一侧为具备第二掺杂类型但掺杂浓度低于漏区的漂移区，漂移区与源区之间为第一掺杂类型的沟道区，所述沟道区上方设置有栅绝缘层和栅极，所述漂移区和沟道区下方还有具备第二掺杂类型且掺杂浓度高于漂移区的埋层，所述埋层与漂移区底部接触。
[0006]优选的，所述漏区和漂移区深度深于源区。
[0007]优选的，所述埋层与漂移区和漏区底部接触。
[0008]优选的，所述埋层侧面边界与漂移区或漏区对齐。
[0009]具体的，所述埋层的深度为300-800埃。
[0010]具体的，所述埋层的掺杂浓度为漂移区浓度的5倍以上。
[0011]优选的，还包括紧邻所述源区远离漂移区的具备第一掺杂类型的衬底电位区。
[0012]具体的，所述第一掺杂类型和第二掺杂类型分别为P型和N型。
[0013]具体的，所述第一掺杂类型和第二掺杂类型分别为N型和P型。
[0014]本实用新型所述的高耐压LDMOS器件，通过埋层设置在漂移区和沟道区交界处构建二维电场，分散了漂移区表面的电场分布，从而降低了击穿可能性，提高了器件耐压。
【专利附图】
【附图说明】
[0015]图1为本实用新型所述高耐压LDMOS器件的一种【具体实施方式】结构示意图；
[0016]图中附图标记名称为:1-外延层2-栅极 3-栅绝缘层4-漏区 5-漂移区，6-埋层，7-源区8 -衬底电位区。
【具体实施方式】
[0017]下面结合附图，对本实用新型的【具体实施方式】作进一步的详细说明。
[0018]本实用新型所述高耐压LDMOS器件，包括具备第一掺杂类型的外延层I及位于外延层上具备第二掺杂类型的源区7和漏区4，漏区靠近源区一侧为具备第二掺杂类型但掺杂浓度低于漏区的漂移区5，漂移区5与源区4之间为第一掺杂类型的沟道区，所述沟道区上方设置有栅绝缘层和栅极，所述漂移区和沟道区下方还有具备第二掺杂类型且掺杂浓度高于漂移区的埋层，所述埋层6与漂移区底部接触。
[0019]所述第一掺杂类型和第二掺杂类型分别P和N或N和P型半导体，如图1所示的【具体实施方式】，以LDNMOS为例，导通时，源极接地，漏极加高压，漂移区为N型，沟道区为P型，在漂移区和沟道区之间形成一个PN结，在漏极高压作用下，PN结附近的漂移区载流子耗尽形成高阻区，电力线密集，在漂移区和沟道区下方设置N型埋层后，漏极高压通过漂移区和沟道区到达漂移区和沟道区下方，同样在漂移区下方的PN结形成耗尽高阻区，在漂移区和沟道区交界区域附近形成一个二维分布的电场，从而减少了集中在漂移区表面的电场强度，因此减少了漂移区表面发生击穿的可能性，提高了器件耐压。
[0020]埋层宽度不应超出LDMOS的有源区边界范围，长度方向不应超过功率管栅极，显然不能到达源极从而形成源漏之间的导电通路。
[0021]埋层6的掺杂浓度应显著高于漂移区5，至少5倍以上，最好是维持一个数量级左右，从而显著降低埋层电阻率，使漏端高压以较小的损耗到达埋层末端。
[0022]为取得更好的二维电场分布，漏区4和漂移区5深度可以深于源区7，在半导体制造工艺中，利用注入时的离子能量控制各层的深度，埋层深度控制在300-2000埃范围内，P型注入时，埋层注入可以采用硼离子，N型注入时，可以选择磷离子。
[0023]埋层可以延伸至漏区底部，同时与漂移区和漏区底部接触，降低漏极高压到达埋层端部的电阻，提高二维电场分布均匀程度。埋层可以延伸至沟道区底部，但为了减小成本，可以将埋层侧边设置与与漂移区和/或漏区对齐，在光刻作业中，通过设置逻辑运算过程计算埋层边界和形状，可以不再单独设置埋层掩模。
[0024]优选的在紧邻所述有源区远离漂移区的具备与外延层掺杂类型相同的衬底电位区，使用时与衬底电位一致，紧邻有源区设置利于提高器件的抗闩锁性能。
[0025]前文所述的为本实用新型的各个优选实施例，各个优选实施例中的优选实施方式如果不是明显自相矛盾或以某一优选实施方式为前提，各个优选实施方式都可以任意叠加组合使用，所述实施例以及实施例中的具体参数仅是为了清楚表述实用新型人的实用新型验证过程，并非用以限制本实用新型的专利保护范围，本实用新型的专利保护范围仍然以其权利要求书为准，凡是运用本实用新型的说明书及附图内容所作的等同结构变化，同理均应包含在本实用新型的保护范围内。
【权利要求】
1.高耐压LDMOS器件，其特征在于，包括具备第一掺杂类型的外延层及位于外延层(I)上具备第二掺杂类型的源区(7)和漏区(4)，漏区靠近源区一侧为具备第二掺杂类型但掺杂浓度低于漏区的漂移区(5)，漂移区与源区之间为第一掺杂类型的沟道区，所述沟道区上方设置有栅绝缘层(3 )和栅极(2 )，所述漂移区(5 )和沟道区下方还有具备第二掺杂类型且掺杂浓度高于漂移区的埋层(6 )，所述埋层(6 )与漂移区(5 )底部接触。
2.如权利要求1所述的高耐压LDMOS器件，其特征在于，所述漏区(4)和漂移区(5)深度深于源区(7)。
3.如权利要求1或2所述的高耐压LDMOS器件，其特征在于，所述埋层(6)与漂移区(5)和漏区(4)底部接触。
4.如权利要求1所述的高耐压LDMOS器件，其特征在于，所述埋层(6)侧面边界与漂移区(5)或漏区(4)对齐。
5.如权利要求1所述的高耐压LDMOS器件，其特征在于，所述埋层的深度为300-800埃。
6.如权利要求1所述的高耐压LDMOS器件，其特征在于，所述埋层的掺杂浓度为漂移区浓度的5倍以上。
7.如权利要求1所述的高耐压LDMOS器件，其特征在于，还包括紧邻所述源区远离漂移区的具备第一掺杂类型的衬底电位区(8 )。
8.如权利要求1所述的高耐压LDMOS器件，其特征在于，所述第一掺杂类型和第二掺杂类型分别为P型和N型。
9.如权利要求1所述的高耐压LDMOS器件，其特征在于，所述第一掺杂类型和第二掺杂类型分别为N型和P型。
【文档编号】H01L29/78GK204067371SQ201420455393
【公开日】2014年12月31日 申请日期:2014年8月13日 优先权日:2014年8月13日
【发明者】崔永明, 王作义, 彭彪, 李保霞, 张干, 王建全 申请人:四川广义微电子股份有限公司