碳化硅半导体装置的制造方法
【专利摘要】在碳化硅半导体部(1)的表面形成表面电极膜(4)，所述表面电极膜(4)依次层叠由镍构成的第一电极膜(2)和由镍硅化物(NiSi)构成的第二电极膜(3)而成。之后，通过利用热处理使碳化硅半导体部(1)的硅原子和第一电极膜(2)的镍原子反应而使第一电极膜(2)的几乎全部为镍硅化物(Ni2Si)，从而形成碳化硅半导体部(1)与表面电极膜(4)之间的欧姆接触。由于第二电极膜(3)含有硅，所以在热处理时与碳化硅半导体部(1)的硅原子不反应。第一电极膜(2)的厚度为5nm以上且10nm以下。第二电极膜(3)的厚度为80nm以上。如此，能够确保与碳化硅半导体部(1)形成欧姆接触的电极膜和层叠在电极膜上的布线层之间的密合性。
【专利说明】
碳化硅半导体装置的制造方法
技术领域
[0001 ]本发明涉及碳化硅半导体装置的制造方法。
【背景技术】
[0002]以往，碳化硅(以下称为SiC)半导体在热、化学、机械方面较为稳定，作为发光元件或高频器件、电力用半导体装置(功率器件)，期待被应用于各种产业领域。特别是使用了SiC半导体的高耐压M0SFET(Metal Oxide Semiconductor Field Effect Transistor:绝缘栅型场效应晶体管)与使用了硅(Si)半导体的高耐压MOSFET相比，具有导通电阻低的优点。另外，已报导了使用SiC半导体的肖特基二极管与使用硅半导体的肖特基二极管相比，正向压降较低。
[0003]原本功率器件的导通电阻和开关速度存在折衷关系(trade-off relat1nship)，但使用了 SiC半导体的功率器件有可能同时实现低导通电阻化和高速开关速度化。对于使用了 SiC半导体的功率器件的低导通电阻化来说，重要是减少在电极膜与SiC半导体部之间形成的欧姆接触(电接触部)的接触电阻。另外，对于使用了 SiC半导体的功率器件的高速开关速度化来说，欧姆接触的接触电阻也是较大的问题。作为使用了 SiC半导体的功率器件在实用化方面的一个问题，可举出适用于各器件结构和制作(制造)工序的用于形成实用的低电阻的欧姆接触的技术还没有明确。
[0004]作为广泛用作在与η型SiC半导体部之间形成低电阻的欧姆接触的方法的技术，提出了在800°C?1200°C程度的高温下，对使电极膜被覆在η型SiC半导体部上而形成的欧姆电极结构体进行热处理的方法(例如，参照下述专利文献I?3)。作为电极材料，公知有镍(Ni)、钨(W)以及钛(Ti)等。对于特别是使用镍作为电极材料的欧姆接触，可得到10—6Qcm2单位的实用的接触电阻值，变成极其期望的欧姆接触。
[0005]然而，在使用镍作为电极材料的情况下，因高温热处理，镍膜和SiC半导体部反应，形成混合了镍-硅-碳(C)作为电极膜的导电性的反应层(例如镍硅化物(NiSi)膜)。此时，从SiC半导体部游离(扩散)的碳原子在电极膜的表面附近大量析出，电极膜表面几乎被由碳原子析出而成的碳层覆盖。因此，有电极膜与进一步层叠(形成)在电极膜上的布线用的例如铝(Al)膜(布线层)的密合性变差，布线层发生剥离的隐患。
[0006]作为解决该问题的方法，下述专利文献I中记载了在将布线层层叠在镍硅化物膜上之前，将因作为电极膜的镍硅化物膜的生成而在镍硅化物膜表面析出的碳层通过热处理而除去。下述专利文献2、3中记载了通过调整电极膜的材料组成比，在形成电极膜与SiC半导体部之间的欧姆接触时，使从SiC半导体游离的碳原子和电极膜反应而生成碳化物，从而抑制碳原子向电极膜表面析出。
[0007]现有技术文献
[0008]专利文献
[0009]专利文献I:日本特开2013-222823号公报
[0010]专利文献2:国际公开第2011/115294号
[0011]专利文献3:日本特开2013-219150号公报
【发明内容】
[0012]技术问题
[0013]如上所述，在SiC半导体部上形成作为电极材料的镍膜，利用高温热处理形成电极膜与SiC半导体部的欧姆接触的情况下，存在从SiC半导体部游离的碳原子在电极膜表面析出，层叠在电极膜上的铝膜等易于剥离的问题。
[0014]为了解决上述现有技术中的问题，本发明的目的在于提供能够确保与SiC半导体部形成欧姆接触的电极膜和层叠在电极膜上的布线层之间的的密合性的碳化硅半导体装置的制造方法。
[0015]技术方案
[0016]为了解决上述问题而实现本发明的目的，本发明的碳化硅半导体装置的制造方法是形成η型的碳化硅半导体部和形成在上述碳化硅半导体部的表面的表面电极膜之间的欧姆接触的碳化硅半导体装置的制造方法，具有如下的特征。首先，进行第一形成工序，在上述碳化硅半导体部的表面形成由镍构成的第一电极膜作为上述表面电极膜。接下来，进行第二工序，在上述第一电极膜的表面形成由镍硅化物构成的第二电极膜作为上述表面电极膜。接下来，进行热处理工序，通过利用热处理使上述碳化硅半导体部的硅原子和上述第一电极膜的镍原子反应而使上述第一电极膜硅化，形成上述碳化硅半导体部与上述表面电极膜之间的欧姆接触。并且，在上述第一形成工序中，将上述第一电极膜形成为预定的厚度，以使第一碳原子成为能够导入到上述第二电极膜的内部的少的含有率，上述第一碳原子是在上述热处理工序中，在使上述第一电极膜硅化时，从上述碳化硅半导体部游离并扩散到上述表面电极膜侧的碳原子。
[0017]另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述的发明中，在上述第二形成工序中，形成能够抑制在上述热处理工序中导入到上述第二电极膜的内部的上述第一碳原子向上述表面电极膜的表面析出的厚度的上述第二电极膜。
[0018]另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述的发明中，在上述第二形成工序中，以能够抑制在上述热处理工序中与上述碳化硅半导体部反应的组成来形成上述第二电极膜。
[0019]另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述的发明中，上述第二电极膜是镍原子的含有率为60atm%且硅原子的含有率为40atm%至镍原子的含有率为70atm%且硅原子的含有率为30atm%之间的范围的组成。
[0020]另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述的发明中，在上述第二形成工序中，以与在上述热处理工序中进行了硅化的上述第一电极膜的组成大致相等的组成来形成上述第二电极膜。
[0021]另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述的发明中，上述第一电极膜的厚度为5nm以上且1nm以下。
[0022]另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述的发明中，上述第二电极膜的厚度为80nm以上。
[0023]根据上述的发明，能够使表面电极膜的因与碳化硅半导体部中的硅原子反应而硅化的区域仅成为第一电极膜，能够减少热处理时产生的多余的碳原子。另外，能够将所述多余的碳原子导入第二电极膜。因此，抑制了碳原子向表面电极膜的最表面的析出。
[0024]发明效果
[0025]根据本发明的碳化硅半导体装置的制造方法，在利用热处理形成欧姆接触时，起到能够抑制碳原子向电极膜表面析出，确保与层叠在电极膜上的布线层之间的密合性的效果O
【附图说明】
[0026]图1是表示实施方式的碳化硅半导体装置的制造方法的概要的流程图。
[0027]图2是表示实施方式的碳化硅半导体装置的制造过程中的状态的剖视图。
[0028]图3是表示以往例I的表面电极膜的深度方向的元素分布的特性图。
[0029]图4是表示实施例1的第一电极膜的厚度(Ni膜厚)与热处理后的第一电极膜的表面组成的图表。
[0030]图5是表示实施例2的第二电极膜的厚度(NiSi膜厚)与第二电极膜的表面组成的图表。
[0031 ]图6是表示实施例2的表面电极膜的深度方向元素分析的特性图。
[0032]符号说明
[0033]1:n型SiC半导体部
[0034]2:第一电极膜(镍膜)
[0035]3:第二电极膜(第二固相状态的镍硅化物(NiSi)膜)
【具体实施方式】
[0036]以下，参照附图，详细地说明本发明的碳化硅半导体装置的制造方法的优选的实施方式。在本说明书和附图中，对于标记了η或P的层或区域，分别指电子或者空穴为多数载流子。另外，在η或P标记的+和-是指与没有标记它们的层或区域相比为高杂质浓度和低杂质浓度。应予说明，在以下的实施方式的说明和附图中，对相同的构成标记相同的符号，省略重复的说明。
[0037](实施方式)
[0038]对于实施方式的碳化娃半导体装置的制造方法，说明形成由碳化娃(SiC)半导体构成的半导体部(SiC半导体部)和表面电极膜的欧姆接触的方法。图1是表示实施方式的碳化硅半导体装置的制造方法的概要的流程图。图2是表示实施方式的碳化硅半导体装置的制造过程中的状态的剖视图。图2中示出了刚刚形成表面电极膜4之后的状态，表面电极膜4是在η型SiC半导体部I上依次层叠第一电极膜2、第二电极膜3而成的。η型SiC半导体部I例如是指由η型SiC半导体构成的η型的半导体基板(以下称为SiC基板)、层叠在SiC基板上的η型SiC半导体层、或者设置于SiC基板的表面层的η型SiC区域。表面电极膜4可以形成为具有η型SiC半导体部I的碳化硅半导体元件(碳化硅半导体装置)的正面电极，也可以形成为背面电极。
[0039]首先，利用一般的方法形成预定的元件结构(器件结构)(步骤SI)。即，在步骤SI中，制作具有η型SiC半导体部I的碳化硅半导体元件(半导体芯片)。元件结构的各构成部是指根据元件结构而形成的半导体区域或半导体层。元件结构可以是在η型SiC半导体部I的内部和表面形成有各个构成部的构成，也可以是作为一个构成部而包括η型SiC半导体部I的构成。具体而言，元件结构的各个构成部是指，例如在制作(制造)MOSFET时构成作为正面元件结构的MOS栅(由金属-氧化膜-半导体构成的绝缘栅)结构的P型基区和/或n+型源区、和/或构成背面元件结构的n+型漏区等。接下来，通过一般的方法清洗具有该η型SiC半导体部I的碳化娃半导体元件(步骤S2)。
[0040]接下来，如图2所示，将由镍(Ni)构成的第一电极膜2成膜(形成)在η型SiC半导体部I上(表面)(步骤S3)。第一电极膜2的厚度薄到能够利用后述的热处理与η型SiC半导体部I中的硅原子反应而几乎全部被硅化(具体而言，成为镍硅化物(Ni2S1:以下称为第一固相状态)膜)的程度，例如优选为5nm以上且1nm以下。接下来，例如继第一电极膜2的成膜之后，在第一电极膜2上形成由镍硅化物(NiS1:以下称为第二固相状态)构成的第二电极膜3(步骤S4)。由此，形成依次层叠第一电极膜2、第二电极膜3而成的表面电极膜4。在步骤S4中，优选形成具有与第一固相状态的镍硅化物(Ni2Si)相同程度的组成的第二电极膜3，其中，所述第一固相状态的镍硅化物(Ni2Si)是通过热处理使镍原子和SiC半导体中的硅原子反应而生成。即，第二电极膜3的组成优选为与热处理后的第一电极膜2的组成相同程度。第二电极膜3的厚度优选例如为80nm以上。
[0041 ]另外，在步骤S3、S4中，第一电极膜2、第二电极膜3的成膜例如可使用直流(DC:Direct Current)派射法。具体而言，例如，对插入到派射装置的处理炉的SiC半导体基体(碳化硅半导体元件的整个由包括η型SiC半导体部I的SiC半导体构成的部分)施加300W的直流电力，在室温(例如25°C)下，S卩，不对SiC半导体基体进行加热，而在压力IPa的氩(Ar)气氛中进行溅射。用于将第一电极膜2成膜的溅射靶的金属原料例如可以为纯度99.99wt%的镍。用于将第二电极膜3成膜的溅射靶的金属原料例如可以是具有60Ni40Si(镍原子60atm%和硅原子40atm%的含有率)和70Ni30Si(镍原子70atm%和硅原子30atm%的含有率)之间的范围的组成的金属。
[0042]接下来，对层叠有第一电极膜2、第二电极膜3的状态的SiC半导体基体(元件整体)在高温的真空气氛中进行热处理(步骤S5)。具体而言，在步骤S5中，例如，在排气到5X10—4Pa以下的真空气氛中以100tC左右的温度进行5分钟左右的高温热处理，之后冷却至室温。通过该热处理，使第一电极膜2中的镍原子和η型SiC半导体部I中的硅原子反应，生成镍原子和硅原子以预定的原子比混合而成的导电性的加热反应物。具体而言，第一电极膜2被硅化，生成第一固相状态的镍硅化物(Ni2Si)。此时，第一电极膜2整体几乎全部被硅化，第一电极膜2成为第一固相状态的镍硅化物(Ni2Si)膜。另外，如上所述，由于热处理前的第二电极膜3由第二固相状态的镍硅化物(NiSi)构成(或者具有与热处理后的第一电极膜2相同程度的组成)，因此热处理后的表面电极膜4(第一电极膜2、第二电极膜3)几乎整体成为镍硅化物膜。
[0043]另外，由于第一电极膜2的厚度薄，所以在步骤S5的热处理中因第一电极膜2和η型SiC半导体部I的反应而剩余的碳(C)原子是微量的。另外，因第一电极膜2和η型SiC半导体部I的反应而产生的多余的碳原子被导入到第二电极膜3。第二电极膜3由于是包含硅的金属膜，所以不与η型SiC半导体部I中的硅原子反应。即，在层叠第一电极膜2、第二电极膜3而成的表面电极膜4中，仅第一电极膜2与η型SiC半导体部I反应而产生多余的碳原子，该多余的碳原子不扩散到表面电极膜4的外部。即，能够抑制碳原子向第二电极膜3的表面(与后述的布线层的界面)析出。接下来，在第二电极膜3上，形成例如由铝(Al)构成的布线层(未图示)(步骤S6)。之后，通过进行在形成布线层之后实施的通常的工序，从而完成具备与η型SiC半导体部I形成欧姆接触的表面电极膜4的碳化硅半导体元件。
[0044]接下来，对碳原子从表面电极膜4的析出量进行验证。图3是表示以往例I中的表面电极膜的深度方向的元素分布的特性图。图4是表示实施例1中的第一电极膜的厚度(Ni膜厚)和热处理后的第一电极膜的表面组成的图表。图5是表示实施例2中的第二电极膜的厚度(Ni Si膜厚)和第二电极膜的表面组成的图表。图6是表示实施例2中的表面电极膜的深度方向元素分析的特性图。图3、6的元素分布和图4、5的表面组成均是通过利用X射线光电子分光法(XPS:X_ray Photoelectron Spectroscopy)，并交替进行检测和派射而测定表面电极膜的深度方向的组成。
[0045]首先，通过以往的一般的碳化娃半导体装置的制造方法，形成与η型SiC半导体部形成欧姆接触的表面电极膜(以下称为以往例I)。具体而言，在以往例I中，在η型SiC半导体部上形成10nm的厚度的镍膜之后，形成利用热处理使镍膜硅化而成的表面电极膜。以往例I的热处理条件与后述的实施例1相同。然后，利用XPS法，测定从相对于表面电极膜的表面(与η型SiC半导体部侧相反一侧的表面(以下称为最表面))起算的深度方向的元素分布。将其结果示于图3。根据图3所示的结果可确认，在以往例I中，η型SiC半导体部(比镍原子=Oatm%深的部分(溅射时间长的部分:图3的右侧部分))中的硅原子和碳原子扩散到表面电极膜中，碳原子在表面电极膜的最表面(溅射时间=0分钟的部分(图3的左侧部分))大量析出。
[0046]通常，已知镍与SiC半导体反应而形成第一固相状态的镍硅化物(Ni2Si)。根据图3所示的结果已确认在以往例I中，从η型SiC半导体部中扩散到表面电极膜中的硅原子与表面电极膜中的镍原子反应，形成第一固相状态的镍硅化物(Ni2Si)。另外，已确认从η型SiC半导体部中扩散到表面电极膜中的碳原子在表面电极膜的最表面析出。在表面电极膜的最表面析出的碳层与铝膜的密合性差。因此，在该状态下在表面电极膜的最表面形成由铝构成的布线层的情况下，布线层容易剥离。可知，为了提高与布线层的密合性，需要使η型SiC半导体部中的碳原子不扩散到表面电极膜的最表面，或除去因表面电极膜和η型SiC半导体部的反应而剩余的碳原子。
[0047]接下来，作为能够抑制η型SiC半导体部中的碳原子的扩散的条件，对第一电极膜2的厚度进行了研究。首先，根据上述的实施方式的碳化硅半导体装置的制造方法，制作形成了与η型SiC半导体部I成为欧姆接触的表面电极膜4的多个试样(以下称为实施例1)。具体而言，在实施例1中，按每个试样在η型SiC半导体部I上以不同的厚度形成由镍构成的第一电极膜2，在第一电极膜2上形成由第二固相状态的镍硅化物(NiSi)构成的80nm的厚度的第二电极膜3之后，在例示的上述各条件下进行热处理。作为用于形成第一电极膜2的溅射靶的金属原料，使用纯度99.99wt%的镍。作为用于形成第二电极膜3的溅射靶的金属原料，使用67Ni33Si(包含镍67atm%和硅33atm%的金属)。然后，利用XPS法，测定从由第一电极膜
2、第二电极膜3构成的表面电极膜4的最表面(第二电极膜3的表面)起算的深度方向的元素分布。将其结果示于图4。图4的碳组成(C组成)是碳原子向第二电极膜3的表面的析出量(图5也相同)。
[0048]根据图4所示的结果可知，第一电极膜2的厚度越厚，在第一电极膜2的表面(第一电极膜2与第二电极膜3的界面)析出的碳原子越多。其理由是第一电极膜2中的镍原子和η型SiC半导体部I中的硅原子的反应量变多，多余的碳原子易于排出。因此，第一电极膜2的厚度优选为薄，但使第一电极膜2的厚度过度薄的情况下(例如为5nm以下左右)，由于第一电极膜2中的镍原子和η型SiC半导体部I中的硅原子的反应过少，所以会对欧姆特性产生不良影响。因此，第一电极膜2的厚度优选为能够与η型SiC半导体部I形成良好的欧姆接触的5nm以上且I Onm以下的程度。
[0049]接下来，作为能够抑制η型SiC半导体部中的碳原子的扩散的条件，对第二电极膜3的厚度进行了研究。首先，根据上述的实施方式的碳化硅半导体装置的制造方法，制作形成了与η型SiC半导体部I形成欧姆接触的表面电极膜4的多个试样(以下称为实施例2)。具体而言，在实施例2中，在η型SiC半导体部I上形成由镍构成的1nm的厚度的第一电极膜2，按每个试样在第一电极膜2上以不同的厚度形成由第二固相状态的镍硅化物(NiSi)构成的第二电极膜3之后进行热处理。实施例2的制造方法的第一电极膜2、第二电极膜3的厚度以外的条件与实施例1相同。然后，利用XPS法，测定从由第一电极膜2、第二电极膜3构成的表面电极膜4的最表面(第二电极膜3的表面)起算的深度方向的元素分布。将其结果示于图5、图
6ο
[0050]如图6所示已确认，在实施例2中，从η型SiC半导体部I和表面电极膜4的边界(镍原子= 0atm%的部分(图6的右侧部分))，朝向表面电极膜4的最表面(溅射时间=0分的部分(图6的左侧部分))，碳原子的含有率减少。即，能够抑制碳原子从η型SiC半导体部I中向表面电极膜4中扩散。在第一电极膜2的厚度为I Onm时，在第一电极膜2的表面(第一电极膜2和第二电极膜3的界面)析出的碳原子的含有率为14atm%(参照图4)。因此可知，如果将第二电极膜3形成为能够使在表面电极膜4的最表面析出的碳原子的含有率为14atm%以下的SOnm以上的厚度，则能够抑制扩散到表面电极膜4中的碳原子在表面电极膜4的最表面析出(参照图5)。
[0051]因此，对表面电极膜4和布线层的密合性进行了验证。首先，制作如下的试样，即在20mm见方的SiC基板(半导体晶片)，利用溅射形成依次成膜1nm的厚度的第一电极膜2和SOnm的厚度的第二电极膜3而成的表面电极膜4并进行热处理(以下称为实施例3)。实施例3的制造方法与实施例1相同。作为比较，制作以90nm的厚度形成镍膜(表面电极膜)并进行热处理后的试样(以下，称为以往例2)。以往例2的制造方法的镍膜的厚度以外的条件与以往例I相同。然后，对于实施例3和以往例2，在表面电极膜的最表面以5μπι的厚度形成铝膜(布线层)，通过剥离贴附于铝膜的胶带，观测铝膜是否剥离。其结果已确认，在以往例2中，铝膜几乎整面都剥离。另一方面已确认，在实施例3中，铝膜未发生剥离。如上所述可推测，在实施例3中，通过使第一电极膜2的厚度为1nm以下且使第二电极膜3的厚度为80nm以上来形成表面电极膜4，能够减少在表面电极膜4的最表面析出的碳原子。
[0052]如上所述，根据实施方式，通过在η型SiC半导体部上，形成由厚度薄的第一电极膜和由镍硅化物构成的第二电极膜构成的表面电极膜，从而能够在之后的热处理中，使表面电极膜的因与η型SiC半导体部中的硅原子反应而进行了硅化的区域仅为厚度薄的第一电极膜。即，由于能够使因与η型SiC半导体部中的硅原子反应而进行了硅化的区域比以往少，所以与以往相比能够减少在热处理时产生的多余的碳原子。另外，能够将因该热处理产生的多余的碳原子导入到第二电极膜，能够抑制碳原子向表面电极膜的最表面(第二电极膜的表面)析出。由此，能够提高表面电极膜和在表面电极膜的最表面形成的布线层的密合性，使布线层不易发生剥离。
[0053]另外，根据实施方式，即使表面电极膜的被硅化的区域比以往少，表面电极膜的与η型SiC半导体部接触的部分(第一电极膜)也几乎全部变成第一固相状态的镍硅化物(Ni2Si)，由此能够将表面电极膜与η型SiC半导体部的附着力维持在与以往相同的程度。由此，能够抑制表面电极膜从η型SiC半导体部剥离。另外，通过使表面电极膜的与η型SiC半导体部接触的部分几乎全部成为第一固相状态的镍硅化物(Ni2Si),能够与以往相同程度地与η型SiC半导体部形成欧姆接触。因此，能够减少第一电极膜与η型SiC半导体部之间的接触电阻。因此，能够形成显示出良好的欧姆特性的表面电极膜，并且，通过抑制多余的碳原子向膜中和最表面析出而确保了表面电极膜与布线层的密合性。
[0054]以上，本发明不限于上述的实施方式，在不脱离本发明的主旨的范围内能够进行各种变更。
[0055]产业上的可利用性
[0056]如上所述，本发明的碳化硅半导体装置的制造方法对各种的产业用器械、汽车等所使用的碳化硅半导体装置有用，特别是适用于具备与η型SiC半导体部形成欧姆接触的表面电极膜的碳化硅半导体装置。
【主权项】
1.一种碳化娃半导体装置的制造方法，其特征在于，形成η型的碳化娃半导体部与形成在所述碳化硅半导体部的表面的表面电极膜之间的欧姆接触，所述碳化硅半导体装置的制造方法包括: 第一形成工序，在所述碳化硅半导体部的表面，作为所述表面电极膜形成由镍构成的第一电极膜； 第二形成工序，在所述第一电极膜的表面，作为所述表面电极膜形成由镍硅化物构成的第二电极膜;以及 热处理工序，通过利用热处理使所述碳化硅半导体部的硅原子和所述第一电极膜的镍原子反应而使所述第一电极膜硅化，从而形成所述碳化硅半导体部与所述表面电极膜之间的欧姆接触， 在所述第一形成工序中，将所述第一电极膜形成为预定的厚度，以使第一碳原子成为能够导入到所述第二电极膜的内部的少的含有率，所述第一碳原子是在所述热处理工序中，在使所述第一电极膜硅化时，从所述碳化硅半导体部游离并扩散到所述表面电极膜侧的碳原子。2.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征在于， 在所述第二形成工序中，形成能够抑制在所述热处理工序中导入到所述第二电极膜的内部的所述第一碳原子向所述表面电极膜的表面析出的厚度的所述第二电极膜。3.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征在于， 在所述第二形成工序中，将所述第二电极膜形成为能够抑制在所述热处理工序中与所述碳化硅半导体部发生反应的组成。4.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征在于， 所述第二电极膜是镍原子的含有率为60atm%且硅原子的含有率为40atm%至镍原子的含有率为70atm%且硅原子的含有率为30atm%之间的范围的组成。5.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征在于， 在所述第二形成工序中，将所述第二电极膜形成为与在所述热处理工序中进行了硅化的所述第一电极膜的组成大致相等的组成。6.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征在于， 所述第一电极膜的厚度为5nm以上且1nm以下。7.根据权利要求1?6中任一项所述的碳化硅半导体装置的制造方法，其特征在于， 所述第二电极膜的厚度为SOnm以上。
【文档编号】H01L21/28GK105874566SQ201580003475
【公开日】2016年8月17日
【申请日】2015年6月3日
【发明人】河田泰之
【申请人】富士电机株式会社