碳化硅半导体装置，碳化硅半导体装置的制造方法以及碳化硅半导体装置的设计方法
【技术领域】
[0001]本发明涉及一种使用碳化硅的碳化硅半导体装置，碳化硅半导体装置的制造方法以及碳化硅半导体装置的设计方法。
【背景技术】
[0002]以往，已知使用硅(Si I i con)的沟槽(Trench)型S1-MOSFET等的半导体装置。在日本特开平06-132539号公报中，公开一种具有纵型绝缘栅(Gate)型场效应晶体管的半导体装置，包括:第一导电型半导体基板，被设置在该半导体基板主表面的具有低杂质浓度的第一导电型第一半导体层，被设置在该第一半导体层的上表面的第二导电型半导体层，被设置在该第二半导体层的表层部的一部分中的第一导电型第三半导体层，形成在被设为从该第三半导体层的中央部表面穿过第二半导体层的一部分直到第一半导体层的大致呈U字状截面的栅极沟槽的内壁面中的栅极氧化膜，被设为在该栅极氧化膜上将沟填埋的栅极电极，被设为覆盖在该栅极电极上以及第二半导体层的露出表面上的绝缘层，被设置在该绝缘膜上且与栅极电极相接触(Contact)的栅极配线，被设置在绝缘膜上且经由接触孔(Contact Hole)从而与第三半导体层相接触的源极(Source)电极，以及被设置在半导体基板背面的漏极(Drain)电极。在该日本特开平06-132539号公报中，公开了将栅极沟槽(GateTrench)设置为环(Ring)状的结构。
[0003]然而，在使用碳化硅的S1-MOSFET等的半导体装置中，由于绝缘击穿电压高，在只有栅极沟槽的情况下外加到栅极氧化膜的电场过于集中，导致存在氧化膜损坏的可能性。
[0004]因此，在寻求一种在栅极沟槽2O的水平方向的整个周围设置保护沟槽(Protect1n Trench) 10从而防止电场外加到栅极沟槽20的方法。然而，在采用这样的保护沟槽10的情况下，必须要将从栅极沟槽20的上方通往衬垫(Gate Pad)的多晶硅(Polysilicon)等的导电构件81的配线设置为穿过保护沟槽10(参照图7)。因此，必须要将氧化物等的绝缘材料埋入保护沟槽10的指定的地方(在图7所示的形态中用“箭头”指出的地方)，且必须使导电构件的配线在该绝缘材料上穿过，导致存在制造工序增加的缺点。
【发明内容】
[0005]鉴于以上情况，本发明提供一种不会特别增加制造工序，且能够以保护沟槽将栅极沟槽的周围包围住从而防止电场外加到栅极沟槽中的碳化硅半导体装置，碳化硅半导体装置的制造方法以及碳化硅半导体装置的设计方法。
[0006]本发明的碳化硅半导体装置包括:
[0007]第一导电型碳化硅层，
[0008]被形成在所述第一导电型碳化硅层上的第二导电型碳化硅层，
[0009]被形成在从所述第二导电型碳化硅层的表面直到到达所述第一导电型碳化硅层的深度处的栅极沟槽，
[0010]在所述栅极沟槽内经由绝缘膜从而被设置的栅极电极，
[0011]被形成在从所述第二导电型碳化硅层的表面直到比所述栅极沟槽更深的深度处的保护沟槽，
[0012]以及被设置在所述保护沟槽内的第一导电构件，
[0013]在水平方向上，包含所述栅极沟槽，以及将所述栅极沟槽的仅一部分在水平方向上包围的所述保护沟槽这两者的区域成为单元区域，
[0014]在水平方向上，包含所述保护沟槽，且设置有栅极衬垫或者与该栅极衬垫相连接的布置电极的区域成为栅极区域，
[0015]在所述单元区域的所述栅极沟槽的上方以及所述栅极区域中设有第二导电构件，
[0016]所述第二导电构件被设置为经过所述单元区域中不设有所述保护沟槽的地方，从所述单元区域的所述栅极沟槽的上方起延展到所述栅极区域。
[0017]在本发明的碳化硅半导体装置中，
[0018]被包含在所述单元区域中的所述保护沟槽具有一对在水平方向上直线延伸的所述单元区域直线沟槽和在水平方向上弯曲的单元区域曲线沟槽，
[0019]在所述一对单元区域直线沟槽的一端设有所述单元区域曲线沟槽，
[0020]在所述一对所述单元区域直线沟槽的水平方向之间设有所述栅极沟槽，
[0021]所述第二导电构件被设置为经过所述一对单元区域直线沟槽的另一端侧的上方，从所述单元区域的所述栅极沟槽的上方起延展到所述栅极区域亦可。
[0022]在本发明的碳化硅半导体装置中，
[0023]所述栅极沟槽在水平方向上直线延伸。
[0024]所述栅极沟槽与所述单元区域直线沟槽在水平方向上呈平行延伸亦可。
[0025]在本发明的碳化硅半导体装置中，
[0026]被包含在所述栅极区域中的所述保护沟槽具有在水平方向上弯曲的栅极区域曲线沟槽，
[0027]在所述一对单元区域沟槽的另一端侧设有在水平方向上朝所述栅极沟槽侧突出的所述栅极区域曲线沟槽亦可。
[0028]在本发明的碳化硅半导体装置中，
[0029]还设有与朝所述栅极沟槽侧突出的所述栅极区域曲线沟槽相邻，且朝该栅极区域曲线沟槽侧突出的所述栅极区域曲线沟槽亦可。
[0030]在本发明的碳化硅半导体装置中，
[0031]所述保护沟槽不具有在水平方向上的端部亦可。
[0032]本发明的碳化硅半导体装置的制造方法包括:
[0033]形成第一导电型碳化硅层的工序，
[0034]在所述第一导电型碳化硅层上形成第二导电型碳化硅层的工序，
[0035]在从所述第二导电型碳化硅层的表面直到到达所述第一导电型碳化硅层的深度处形成栅极沟槽的工序，
[0036]在从所述第二导电型碳化硅层的表面直到比所述栅极沟槽更深的深度处形成保护沟槽的工序，
[0037]在所述栅极沟槽内经由绝缘膜从而设置栅极电极的工序，
[0038]以及在所述保护沟槽内设置第一导电构件的工序，
[0039]在水平方向上，由包含所述栅极沟槽，以及将所述栅极沟槽的仅一部分在水平方向上包围的所述保护沟槽这两者的区域成为单元区域，
[0040]在水平方向上，由包含所述保护沟槽，且设置有栅极衬垫或者与该栅极衬垫相连接的布置电极的区域成为栅极区域，
[0041]在所述单元区域的所述栅极沟槽的一部分的上方以及所述栅极区域中设置第二导电构件，
[0042]将所述第二导电构件设置为经过所述单元区域中不设有所述保护沟槽的地方，从所述单元区域的所述栅极沟槽的上方起延展到所述栅极区域。
[0043]在本发明的碳化硅半导体装置的设计方法中，
[0044]所述碳化硅半导体装置包括:
[0045]第一导电型碳化娃层，
[0046]被形成在所述第一导电型碳化硅层上的第二导电型碳化硅层，
[0047]被形成在从所述第二导电型碳化硅层的表面直到到达所述第一导电型碳化硅层的深度处的栅极沟槽，
[0048]在所述栅极沟槽内被设置为经由绝缘膜的栅极电极，
[0049]被形成在从所述第二导电型碳化硅层的表面直到比所述栅极沟槽更深的深度处的保护沟槽，
[0050]以及被设置在所述保护沟槽内的第一导电构件，
[0051]在水平方向上，包含所述栅极沟槽，以及将所述栅极沟槽的仅一部分在水平方向上包围的所述保护沟槽这两者的区域成为单元区域，
[0052]在水平方向上，包含所述保护沟槽，且设置有栅极衬垫或者与该栅极衬垫相连接的布置电极的区域成为栅极区域，
[0053]在所述单元区域的所述栅极沟槽的上方以及所述栅极区域中设置第二导电构件，
[0054]所述第二导电构件被设计为经过所