碳化硅半导体器件及其制造方法
【技术领域】
[0001] 本发明设及碳化娃半导体器件及其制造方法，特别地，设及可减少阔值电压波动 的碳化娃半导体器件及其制造方法。
【背景技术】
[0002] 为了允许半导体器件的击穿电压高、损耗低并且用于高溫环境中，近来已经越来 越多地采用碳化娃作为形成半导体器件的材料。碳化娃是带隙比传统上被广泛用作形成半 导体器件的材料的娃大的宽带隙半导体。因此，通过采用碳化娃作为形成半导体器件的材 料，可实现半导体器件的较高击穿电压和较低导通电阻。已经采用碳化娃作为材料的半导 体器件的优点还在于，在高溫环境中使用期间的特性降低小于已经采用娃作为材料的半导 体器件中。
[0003] 例如，在采用碳化娃作为材料的半导体器件之中的金属氧化物半导体场效应晶体 管(MOSFET)和绝缘栅型双极性晶体管（IGBT)中，可通过在将预定阔值电压定义为边界的情 况下控制是否在沟道区中形成反型层，控制是否允许将在两个电极之间流动的电流流动。
[0004] 例如，Mitsuo Okamoto等人的 "Reduction of Instability in Vth of4H-SiC Carbon 化。6 MOSFETs"(日本应用物理学会(The Japan Society of Applied 陆ysics)的 第59届春季会议论文集，2012年春，第15-309页(NPDl))已经指出，碳化娃MOSFET由于栅极 偏置应力而遭遇阔值电压的波动。本文献公开了为了减少阔值电压的波动在氨气氛中将形 成有栅极氧化物膜的碳化娃衬底退火的方法。
[0005] 引用列表
[0006] 非专利文献
[0007] NPDl :Mitsuo Okamoto等人的 "Reduction of Instability in Vth of4H-SiC 化rbon Face MOS阳Ts"(日本应用物理学会的第59届春季会议论文集，2012年春，第15-309 页(Nroi))
【发明内容】
[000引技术问题
[0009] 然而，在于氨气氛中进行退火的情况下，即使可暂时减少阔值电压的波动，例如， 当在形成欧姆电极的后续步骤中将衬底暴露于高溫时，也会有损减少阔值电压波动的效 果。换句话讲，虽然在衬底上形成栅电极的阶段减少了阔值电压的波动，但在最终器件的阶 段，阔值电压的波动可能没有减少。
[0010] 本发明致力于解决W上的问题，本发明的目的是提供可减少阔值电压的波动的碳 化娃半导体器件及其制造方法。
[0011] 问题的解决方案
[0012] 根据本发明的一种碳化娃半导体器件包括碳化娃衬底、栅极绝缘膜和栅电极。所 述碳化娃衬底具有第一主表面和与所述第一主表面相反的第二主表面。所述栅极绝缘膜被 设置为接触所述碳化娃衬底的所述第一主表面。所述栅电极设置在所述栅极绝缘膜上，使 得所述栅极绝缘膜位于所述栅电极和所述碳化娃衬底之间。在175°C的溫度下向所述栅电 极施加-5V的栅电压达100小时的第一应力测试中，第一阔值电压和第二阔值电压之差的绝 对值不大于0.5V，所述第一应力测试之前的阔值电压被定义为所述第一阔值电压并且所述 第一应力测试之后的阔值电压被定义为所述第二阔值电压。
[0013] 根据本发明的一种制造碳化娃半导体器件的方法包括W下步骤。制备中间衬底， 所述中间衬底包括一个主表面和与所述一个主表面相反的另一个主表面。将钢阻挡部件布 置为接触所述中间衬底的一个主表面。在所述钢阻挡部件接触一个主表面的同时，将所述 中间衬底退火。在将所述中间衬底退火的步骤之后，从所述一个主表面去除所述钢阻挡部 件。所述中间衬底包括碳化娃衬底、栅极绝缘膜和源电极，所述碳化娃衬底具有面对所述一 个主表面的第一主表面和与所述第一主表面相反的第二主表面，所述第二主表面形成所述 中间衬底的另一个主表面，所述栅极绝缘膜部分地接触所述碳化娃衬底的第一主表面，所 述源电极接触通过所述栅极绝缘膜暴露的第一主表面。钢在所述钢阻挡部件中的扩散长度 不大于钢在碳化娃中的扩散长度。
[0014] 根据本发明的一种制造碳化娃半导体器件的方法包括W下步骤。制备中间衬底， 所述中间衬底包括一个主表面和与一个主表面相反的另一个主表面。将第一钢吸收部件布 置为接触所述中间衬底的一个主表面。在所述第一钢吸收部件接触一个主表面的同时，将 所述中间衬底退火。在将所述中间衬底退火的步骤之后，从一个主表面去除所述第一钢吸 收部件。所述中间衬底包括碳化娃衬底、栅极绝缘膜和源电极，所述碳化娃衬底具有面对所 述一个主表面的第一主表面和与所述第一主表面相反的第二主表面，所述第二主表面形成 所述中间衬底的另一个主表面，所述栅极绝缘膜部分地接触所述碳化娃衬底的第一主表 面，所述源电极接触通过所述栅极绝缘膜暴露的第一主表面。钢在所述第一钢吸收部件中 的扩散长度大于钢在碳化娃中的扩散长度。
[0015] 本发明的有益效果
[0016] 根据本发明，可提供可减少阔值电压的波动的碳化娃半导体器件及其制造方法。
【附图说明】
[0017] 图1是用于示意性示出根据本发明的一个实施例的碳化娃半导体器件的结构的示 意性剖面图。
[0018] 图2是用于示出钢的总数的限定的图示。
[0019] 图3是用于示出碳化娃半导体器件的阔值电压的限定的图示。
[0020] 图4是用于示出根据本发明的一个实施例的碳化娃半导体器件的第一阔值电压和 第二阔值电压的图示。
[0021] 图5是用于示意性示出根据本发明的一个实施例的制造碳化娃半导体器件的方法 的流程图。
[0022] 图6是用于示意性示出根据本发明的一个实施例的制造碳化娃半导体器件的方法 中的第一步骤的示意性剖面图。
[0023] 图7是用于示意性示出根据本发明的一个实施例的制造碳化娃半导体器件的方法 中的第二步骤的示意性剖面图。
[0024] 图8是用于示意性示出根据本发明的一个实施例的制造碳化娃半导体器件的方法 中的第=步骤的示意性剖面图。
[0025] 图9是用于示意性示出根据本发明的一个实施例的制造碳化娃半导体器件的方法 中的第四步骤的示意性剖面图。
[0026] 图10是用于示意性示出根据本发明的一个实施例的制造碳化娃半导体器件的方 法中的第五步骤的示意性剖面图。
[0027] 图11是用于示意性示出根据本发明的一个实施例的制造碳化娃半导体器件的方 法中的第五步骤的放大的示意性剖面图。
[0028] 图12是用于示意性示出根据本发明的一个实施例的制造碳化娃半导体器件的方 法中的第六步骤的示意性剖面图。
[0029] 图13是用于示意性示出用于测量钢的浓度的测试元件组(TEG)的构造的示意性剖 面图。
[0030] 图14是钢的浓度和自多晶娃表面的深度之间的关系的图示。
[0031] 图15是用于示意性示出根据本发明的一个实施例的制造碳化娃半导体器件的方 法中的第五步骤的第一变形的第一示例的示意性剖面图。
[0032] 图16是用于示意性示出根据本发明的一个实施例的制造碳化娃半导体器件的方 法中的第五步骤的第一变形的第二示例的示意性剖面图。
[0033] 图17是用于示意性示出根据本发明的一个实施例的制造碳化娃半导体器件的方 法中的第五步骤的第一变形的第=示例的示意性剖面图。
[0034] 图18是用于示意性示出根据本发明的一个实施例的制造碳化娃半导体器件的方 法中的第五步骤的第二变形的第一示例的示意性剖面图。
[0035] 图19是用于示意性示出根据本发明的一个实施例的制造碳化娃半导体器件的方 法中的第五步骤的第二变形的第二示例的示意性剖面图。
[0036] 图20是用于示意性示出根据本发明的一个实施例的制造碳化娃半导体器件的方 法中的第五步骤的第二变形的第=示例的示意性剖面图。
[0037] 图21是用于示意性示出根据本发明的一个实施例的制造碳化娃半导体器件的方 法中的第五步骤的第二变形的第四示例的示意性剖面图。
[0038] 图22是用于示意性示出根据本发明的一个实施例的制造碳化娃半导体器件的方 法中的第五步骤的第二变形的第五示例的示意性剖面图。
[0039] 图23是用于示意性示出根据本发明的一个实施例的制造碳化娃半导体器件的方 法中的第五步骤的第二变形的第六示例的示意性剖面图。
[0040] 图24是用于示意性示出根据本发明的一个实施例的制造碳化娃半导体器件的方 法中的第五步骤的第二变形的第屯示例的示意性剖面图。
[0041] 图25是用于示意性示出根据本发明的一个实施例的制造碳化娃半导体器件的方 法中的第五步骤的第二变形的第八示例的示意性剖面图。
[0042] 图26是在175°C的溫度和-5V的栅电压的条件下与样本1、4、5和6关联的MOSFET的 阔值电压的波动量的图示。
[0043] 图27是在150°C的溫度和-IOV的栅电压的条件下与样本1、4、5和6关联的MOS阳T的 阔值电压的波动量的图示。
【具体实施方式】
[0044] [对本申请的发明实施例的描述]
[0045] 下文中，将参照附图描述本发明的实施例。在W下的附图中，相同或对应的元件被 分配相同的参考符号，并且将不再重复对其的描述。另外，关于本文中的晶体学表示，分别 用[]、<〉、0和{}表示单个取向、群取向、单个面和群面。此外，用其上方带有横条的数字 表达结晶学负指数，然而，本文中负号在数字之前。在表达角时，采用总方位角被定义为360 度的系统。
[0046] 发明人已经进行了关于抑制由于栅极偏置应力导致的阔值电压波动的方法的专 口研究，并且得到如下的发现并且做出了本发明。
[0047] 初始地，在形成源电极的步骤之前和之后，气氛中存在的诸如钢(Na)、硫（S)、钟 化）、铁(Fe)、铜(Cu)、儀(Mg)和巧(Ca)的金属杂质粘附于碳化娃衬底上设置的层间绝缘膜 的表面。诸如钢的金属杂质由于在形成源电极的步骤和形成源电极的步骤之后的步骤中的 热处理而穿过层间绝缘膜的表面进入栅电极，并且扩散进入围绕栅极绝缘膜的部分中。预 料到，运种金属杂质在MOSFET操作期间供应电荷，因此阔值电压降低并且往往会有电流流 动。
[0048] 进一步研究的结果是，已经发现在金属杂质之中尤其是钢影响了阔值电压的波 动。进一步详细研究的结果是，已经发现通过将围绕栅极绝缘膜的钢的总数抑制为不大于 特定数量的数量，可有效减少由于栅极偏置应力而导致的阔值电压波动。具体地讲，栅极绝 缘膜和栅电极之间的界面被定义为第一界面并且栅极绝缘膜和碳化娃衬底之间的界面中 的面对第一界面的区域被定义为第二界面，控制将位于第一虚拟表面和第二虚拟表面之间 的界面区域中包含的钢的总数除W第一界面的面积而计算出的值，使其为5Xl〇w原子/cm 2 或更小，第一虚拟表面沿着垂直于第一界面的方向位于远离第一界面朝向栅电极达栅极绝 缘膜的厚度，第二虚拟表面沿着垂直于第二界面的方向位于远离第二界面朝向碳化娃衬底 达栅极绝缘膜的厚度。
[0049] 专口研究的结果是，发明人已经发现，钢离子扩散到碳化娃的晶体中比钢扩散到 传统上广泛使用的娃的晶体中慢。当通过外部引入钢而表现出的杂质的量恒定时，钢扩散 到碳化娃晶体中比钢扩散到娃晶体中慢，运意味着，相比于娃晶体的表面，钢更有可能累积 在碳化娃晶体的表面上。
[0050] 本发明已经检验了钢扩散到娃衬底和碳化娃衬底中的状态。具体地讲，初始地，审U 备由其中一定量的钢被作为化Cl附着的石墨制成的四个托盘。将娃衬底放置在两个托盘中 的每个中，将碳化娃衬底放置在剩下的两个托盘中的每个中。各托盘由形成密闭空间的上 盖和下盖组成，衬底被封闭在该密闭空间中。各托盘在IOOCTC的溫度下经受热处理5分钟。 此后，从托盘中取出娃衬底和碳化娃衬底并且用感应禪合等离子体质谱仪(ICP-MS)来测量 各衬底的表面中的钢的浓度。
[0化1] 表1
[0053] 将参照表1描述各衬底的表面中的钢的浓度。样本I和样本2代表娃衬底并且样本3 和样本4代表碳化娃衬底。如表1中所示，经受该热处理的娃衬底的表面中的钢的浓度分别 是170 X IO9原子/cm2和140 X IO9原子/cm2。经受热处理的碳化娃衬底的表面中的钢的浓度 分别是1700X IO9原子/cm2和1500X IO9原子/cm2。即，碳化娃衬底的表面中的钢的浓度表现 出比娃衬底的表面中的钢的浓度高一个数量级的值。另外，在溫度和热处理的时间段变化 的情况下，也确认有类似的关系。
[0054] 从W上结果中已经发现，相比于娃衬底，碳化娃衬底中的衬底中的钢扩散较慢，因 此，更多钢累积在衬底的表面上。因此，在使用碳化娃衬底时，需要比使用娃衬底时更严格 地针对减少杂质引入进行控制并且针对衬底中的浓度进行控制。
[0055] (1)根据实施例的一种碳化娃半导体器件包括碳化娃衬底10、栅极绝缘膜15和栅 电极27。碳化娃衬底10具有第一主表面IOa和与所述第一主表面IOa相反的第二主表面IOb; 栅极绝缘膜15,其被设置成接触碳化娃衬底10的第一主表面10a。栅电极27设置在栅极绝缘 膜15上，使得栅极绝缘膜15位于栅电极27和碳化娃衬底10之间。在175°C的溫度下向栅电极 27施加-5V的栅电压达100小时的第一应力测试中，第一阔值电压和第二阔值电压之差的绝 对值不大于0.5V，所述第一应力测试之前的阔值电压被定义为第一阔值电压并且第一应力 测试之后的阔值电压被定义为第二阔值电压。因此，可有效减少碳化娃半导体器件的阔值 电压的波动。
[0056] (2)在根据（1)所述的碳化娃半导体器件中，优选地，在150°C的溫度下向栅电极27 施加-IOV的栅电压达100小时的第二应力测试中，第S阔值电压和第四阔值电压之差的绝 对值不大于0.1 V，第二应力测试之前的阔值电压被定义为第=阔值电压并且第二应力测试 之后的阔值电压被定义为第四阔值电压。因此，可更有效减少碳化娃半导体器件的阔值电 压的波动。
[0057] (3)在根据（1)或(2)所述的碳化娃半导体器件中，优选地，在栅极绝缘膜15和栅电 极27之间的界面被定义为第一界面15a并且栅极绝缘膜15和碳化娃衬底10之间的界面中的 面对第一界面15a的区域被定义为第二界面15b，通过将包含在沿着垂直于所述第一界面 15a的方向位于远离第一界面15a朝向栅电极27达栅极绝缘膜15的厚度的第一虚拟表面2a 和沿着垂直于第二界面15b的方向位于远离第二界面1加朝向碳化娃衬底10达栅极绝缘膜 15的厚度的第二虚拟表面化之间的界面区域R中的钢的总数除W第一界面15a的面积而计 算出的值不大于5Xl〇w原子/cm 2。因此，可更有效减少碳化娃半导体器件的阔值电压的波 动。
[0058] (4)在根据(3)所述的碳化娃半导体器件中，优选地，在距离相反于第二界面15b的 栅电极27的第S主表面27a的IOnm内的区域中的钢的浓度的最大值大于界面区域R中的钢 的浓度的最大值，W及界面区域R中的钢的浓度的最大值不大于IX l〇is原子/cm3。因此，即 使当在钢的浓度高的环境中制造碳化娃半导体器件时，也可得到阔值电压的波动量小的碳 化娃半导体器件。
[0059] (5)根据（1)至(4)中的任一项所述的碳化娃半导体器件，优选地，还包括:层间绝 缘膜21，其覆盖与第二界面15b相反的栅电极27的第=主表面27a并且被设置为接触栅极绝 缘膜15; W及源电极16,其接触碳化娃衬底10的第一主表面10a。控制在将源电极退火的步 骤之后在栅电极27和层间绝缘膜21上执行的热处理的溫度和时间段，使得满足条件NoXLt/ x<1.52Xl〇w，其中，Lt(皿)代表钢的扩散长度，x(皿)代表从在沿着第一界面15a的垂直方 向Y的方向上从与第=主表面27a相反的层间绝缘膜21的表面21c到第一界面15a的距离，No (cnf3)代表层间绝缘膜21的表面21c中的钢的浓度。因此，可更有效减少碳化娃半导体器件 的阔值电压的波动。
[0060] (6)在根据(3)至(5)中的任一项所述的碳化娃半导体器件中，优选地，距离碳化娃 衬底10的第二主表面IOb的IOnm内的区域中的钢的浓度