半导体装置的制作方法

本发明是关于一种半导体装置。

背景技术：

侧向式绝缘栅双极晶体管(Lateral Insulated Gate Bipolar Transistor，LIGBT)装置被广泛地用于高压电源集成电路(high voltage power Integrated Circuits，ICs)，应用于例如切换式电源供应器(Switched-Mode Power Supply，SMPS)、照明、马达控制或等离子体驱动(plasma display drivers)等领域。LIGBT装置的设计目标包括达成高的击穿电压(breakdown voltage)和低的导通电阻(specific on-resistance)，以及缩减LIGBT装置的特征尺寸而没有降低其装置特性。

技术实现要素：

根据本发明的一实施例，一半导体结构包括一基板、一第一掺杂阱、一第二掺杂阱、一缓冲区、一栅结构、一第一接触区、一第二接触区以及一掺杂区。基板具有第一导电型。第一掺杂阱具有第二导电型且设置于基板中。第二掺杂阱具有第一导电型，且设置于基板中并相邻于第一掺杂阱的第一侧。缓冲区具有第二导电型，且设置于第一掺杂阱中并相邻于第一掺杂阱的第二侧，第二侧与第一侧相对设置。栅结构设置于第一掺杂阱的第一侧上方，并沿着第一水平方向延伸。第一接触区具有第一导电型，且设置于缓冲区中并朝向第一掺杂阱的第二侧。第二接触区具有第二导电型，且设置于缓冲区中并相邻于第一接触区。掺杂区具有第二导电型，且设置于缓冲区中并位于第一接触区下方。

根据本发明的另一实施例，一半导体结构包括一基板、一第一掺杂阱、一第二掺杂阱、一缓冲区、一栅结构、一第一接触区、一第二接触区、多个第一掺杂区以及多个第二掺杂区。基板具有第一导电型。第一掺杂阱具有第二导电型且设置于基板中。第二掺杂阱具有第一导电型，且设置于基板中并相邻于第一掺杂阱的第一侧。缓冲区具有第二导电型，且设置于第一掺杂阱中并相邻于第一掺杂阱的第二侧，第二侧与第一侧相对设置。栅结构设置于第一掺杂阱的第一侧上方，并沿着第一水平方向延伸。第一接触区具有第一导电型，且设置于缓冲区中并朝向第一掺杂阱的第二侧。第二接触区具有第二导电型，且设置于缓冲区中并相邻于第一接触区。多个第一掺杂区具有第二导电型，且设置于缓冲区中。多个第二掺杂区具有第一导电型，且设置于缓冲区中。第一掺杂区与第二掺杂区沿着第一水平方向交错排列。

根据本发明的又一实施例，一半导体结构包括一基板、一第一掺杂阱、一第二掺杂阱、一缓冲区、一栅结构、一第一接触区、一第二接触区以及一掺杂区。基板具有第一导电型。第一掺杂阱具有第二导电型且设置于基板中。第二掺杂阱具有第一导电型，且设置于基板中并相邻于第一掺杂阱的第一侧。缓冲区具有第二导电型，且设置于第一掺杂阱中并相邻于第一掺杂阱的第二侧，第二侧与第一侧相对设置。栅结构设置于第一掺杂阱的第一侧上方，并沿着第一水平方向延伸。第一接触区具有第一导电型，且设置于缓冲区中并朝向第一掺杂阱的第二侧。第二接触区具有第二导电型，且设置于缓冲区中并相邻于第一接触区，其中第二接触区具有一梳子形状，梳子形状包括一第一部分以及多个第二部分，第一部分沿着第一水平方向延伸，第二部分彼此隔开并邻近于第一部分，第一接触区包括多个部分，该些部分设置于第二接触区的第二部分之间。掺杂区具有第二导电型，且设置于缓冲区中并位于第一接触区下方。

所附附图包含在说明书中，并且构成说明书的一部分，所附附图绘示了本发明的几个实施例，并且与叙述一起用于解释本发明的原理。

为了对本发明的上述及其他方面有更好的了解，下文特举优选实施例，并配合所附附图，作详细说明如下：

附图说明

图1为根据一实施例的侧向式绝缘栅双极晶体管(LIGBT)的剖面图。

图2为根据一实施例的图1的LIGBT的放大剖面图。

图3为显示比较例的LIGBT和图1的LIGBT 100的阳极电流-电压特性的曲线图。

图4为显示比较例的LIGBT和图1的LIGBT 100的基板电流(substrate current)相对于阳极电压特性的曲线图。

图5为根据一实施例的LIGBT的剖面图。

图6为根据一实施例的LIGBT的剖面图。

图7为根据一实施例的LIGBT的剖面图。

图8为根据一实施例的LIGBT的剖面图。

【符号说明】

100、500、600、700、800：侧向式绝缘栅双极晶体管(LIGBT)

100a、800a：第一空穴电流

100b、800b：第二空穴电流

100c：第三电子电流

102：本体电极

104：阴极电极

104’：第二阴极电极

106：栅电极

108：阳极电极

110：基板

121：第一HVNW

122：第二HVNW

123：第三HVNW

124：第四HVNW

131：第一HVPD

132：第二HVPD

133：第三HVPD

134：第四HVPD

140：N型缓冲区

145：N型掺杂区

150：P型顶层

152：P型本体层

160：绝缘层

161：第一FOX部分

162：第二FOX部分

163：第三FOX部分

170：栅氧化层

175：栅层

181：第一P⁺区

182：第二P⁺区

183：第三P⁺区

191：第一N⁺区

192：第二N⁺区

193：第三N⁺区

310、410：横坐标

320、420：纵坐标

330、340、430、440：曲线

510：N⁺区

512：第一N⁺部分

514：第二N⁺部分

520：P⁺区

522：P⁺部分

610：N型掺杂区

620：P型掺杂区

710：P型埋层

720：N型埋层

800c：第一电子流

800d：第二电子流

810：第二栅氧化层

820：第二栅层

830：第四N⁺区

840：第五N⁺区

d1、d2：距离

w：宽度

具体实施方式

下文中，本发明的实施例将参照附图进行描述，并尽可能地于所有附图中使用相同的装置符号来指称相同或类似的装置。

图1为根据一实施例的侧向式绝缘栅双极晶体管(LIGBT)100的剖面图。提供LIGBT100于P型基板110上。P型基板110可以由一P型体硅(bulk silicon)材料、一P型硅外延层(silicon epitaxial layer)或一P型绝缘层覆硅(silicon-on-insulator，SOI)材料形成。P型基板110可以用一P型掺杂剂掺杂，例如硼(B)。

沿着如图1所示的一水平方向，例如沿着图1绘示的X轴方向，由左至右依次设置一第一高压N型阱(High-Voltage N-well，HVNW)121、一第二HVNW 122、一第三HVNW 123以及一第四HVNW 124于基板110中。每一个第一至第四HVNWs 121-124沿着图1绘示的Y轴方向延伸。第一至第四HVNWs 121-124彼此隔开。第一至第四HVNWs 121-124可以用一N型掺杂剂掺杂，例如磷(P)，掺杂浓度例如是1×10¹²至5×10¹³cm^-2。

沿着如图1所示的此水平方向，例如沿着图1绘示的X轴方向，由左至右依次设置一第一高压P型掺杂区(High-Voltage P-doped region，HVPD)131、一第二HVPD 132、一第三HVPD 133以及一第四HVPD 134于基板110中。如图1所绘示，第一HVPD 131是设置相邻于第一HVNW 121的左侧边缘。第二HVPD 132是设置相邻于第一HVNW 121和第二HVNW 122，并介于第一HVNW 121和第二HVNW 122之间。第三HVPD 133是设置相邻于第二HVNW 122和第三HVNW 123，并介于第二HVNW 122和第三HVNW 123之间。第四HVPD 134是设置相邻于第三HVNW 123和第四HVNW 124，并介于第三HVNW 123和第四HVNW 124之间。每一个第一至第四HVPDs 131-134沿着图1绘示的Y轴方向延伸。第一至第四HVPDs 131-134可以用一P型掺杂剂掺杂，例如硼(B)，掺杂浓度例如是5×10¹²至5×10¹³cm^-2。第一至第四HVPDs 131-134的掺杂浓度高于基板110的掺杂浓度。

如图1所绘示，一N型缓冲区140设置于第三HVNW 123中，且相邻于第三HVNW 123的右侧边缘。N型缓冲区140沿着图1绘示的Y轴方向延伸。N型缓冲区140的深度小于第三HVNW 123的深度。N型缓冲区140可以用一N型掺杂剂掺杂，例如磷(P)或砷(As)，掺杂浓度例如是1×10¹³至1×10¹⁴cm^-2。N型缓冲区140的掺杂浓度高于第三HVNW 123的掺杂浓度。

一N型掺杂区145设置于N型缓冲区140中。如图1所绘示，N型掺杂区145被隔开，且靠近N型缓冲区140的右侧边缘。N型掺杂区145沿着图1绘示的Y轴方向延伸。N型掺杂区145可以用一N型掺杂剂掺杂，例如磷(P)或砷(As)，掺杂浓度例如是5×10¹³至5×10¹⁴cm^-2。N型掺杂区145的掺杂浓度高于N型缓冲区140的掺杂浓度。

如图1所绘示，一P型顶层(P-top layer)150设置于第三HVNW 123中，并介于第三HVNW 123的左侧边缘和N型缓冲区140之间。一P型本体层(P-body layer)152设置于N型缓冲区140中。如图1所绘示，P型本体层152与N型缓冲区140的左侧边缘和右侧边缘隔开。P型本体层152与N型掺杂区145隔开。P型顶层150可以用一P型掺杂剂掺杂，例如硼(B)，掺杂浓度例如是1×10¹²至1×10¹³cm^-2。P型本体层152可以用一P型掺杂剂掺杂，例如硼(B)，掺杂浓度例如是1×10¹²至5×10¹³cm^-2。

一绝缘层160设置于基板110上方。绝缘层160可以由一场氧化物(field oxide，FOX)、或其他合适的绝缘结构，例如一浅沟槽隔离(Shallow Trench Isolation，STI)形成。在下文中，绝缘层160也被称为FOX层160。FOX层160包括第一FOX部分161、第二FOX部分162以及第三FOX部分163，每一个第一至第三FOX部分161-163沿着图1绘示的Y轴方向延伸。第一FOX部分161设置于第一HVNW 121上方，并覆盖整个第一HVNW 121。第二FOX部分162设置于第三HVNW 123的左侧部分上方，并覆盖整个P型顶层150。第三FOX部分163设置于第四HVPD 134上方，并覆盖整个第四HVPD 134。

如图1所绘示，一栅氧化层170设置于基板110上方，并覆盖第三HVNW 123的左侧边缘部分和第三HVPD 133的右侧边缘部分。如图1所绘示，例如由多晶硅(polysilicon)(表示为图1中的「poly」)形成的一栅层175设置于基板110上方，并覆盖栅氧化层170和第二FOX部分162的左侧边缘部分。

栅氧化层170和栅层175两者均沿着图1绘示的Y轴方向延伸。栅氧化层170和栅层175构成一栅结构。

一第一P⁺区181设置于第二HVPD 132中。一第二P⁺区182和一第一N⁺区191设置于第三HVPD 133中，且彼此相邻。一第二N⁺区192和一第三P⁺区183设置于N型缓冲区140中，并位于P型本体层152上方，且彼此相邻。一第三N⁺区193设置于第四HVNW 124中。每一个第一至第三P⁺区181-183和第一至第三N⁺区191-193沿着图1绘示的Y轴方向延伸。第一至第三P⁺区181-183可以用一P型掺杂剂掺杂，例如硼(B)，掺杂浓度例如是1×10¹⁵至5×10¹⁵cm^-2。第一至第三N⁺区191-193可以用一N型掺杂剂掺杂，例如磷(P)或砷(As)，掺杂浓度例如是1×10¹⁵至5×10¹⁵cm^-2。

图2为根据一实施例的图1的LIGBT的放大剖面图。如图2所绘示，第三P⁺区183沿着X轴方向的宽度，也就是第三P⁺区183的左侧边缘和右侧边缘的距离，表示为「w」。第三P⁺区183的左侧边缘和N型掺杂区145的左侧边缘的距离表示为「d1」。第三P⁺区183的右侧边缘和N型掺杂区145的右侧边缘的距离表示为「d2」。距离d1可以大约是第三P⁺区183的宽度w的30％至70％。距离d2可以是等于或大于0。也就是说，N型掺杂区145的右侧边缘延伸超过第三P⁺区183的右侧边缘，并朝向N型缓冲区140的右侧边缘延伸。

再参照图1，在LIGBT的操作期间，第一P⁺区181电性连接至一本体电极102以接收一参考电压(reference voltage)，例如0V，或进行接地。第二P⁺区182和第一N⁺区191电性连接至一阴极电极104以接收一阴极电压。栅层175电性连接至一栅电极106以接收一栅电压。第二N⁺区192、第三P⁺区183以及第三N⁺区193电性连接至一阳极电极108以接收一阳极电压。

当在阳极电极108的阳极电压高于在阴极电极104的阴极电压，一第一空穴电流(hole current)100a由第三P⁺区183流通过P型本体层152和P型顶层150，并到达第二P⁺区182。一第二空穴电流100b由第三P⁺区183流通过P型本体层152、N型缓冲区140、第三HVNW 123以及第三HVPD 133，并到达第二P⁺区182。一第三电子电流100c由第一N⁺区191流通过第三HVNW 123和N型缓冲区140，并到达第二N⁺区192。

若N型缓冲区140不包括N型掺杂区145，空穴电流将垂直地向下流动，如图1所绘示，由第三P⁺区183到达基板110。这样空穴电流将降低LIGBT100的阳极电流(也就是由阳极电极108到阴极电极104)并增加LIGBT100的导通电阻。另一方面，在实施例的LIGBT 100中，N型掺杂区145用作为一势垒(barrier)，以防止空穴电流由第三P⁺区183流至基板110。因此，LIGBT100的阳极电流将不会降低，且LIGBT100的导通电阻将不会增加。

图3为显示比较例的LIGBT和图1的LIGBT 100的阳极电流-电压特性的曲线图。显示于图3中的数据是通过计算机仿真得到。比较例LIGBT的结构相似于图1的LIGBT 100，不同的是比较例的LIGBT不包括N型掺杂区145。

在图3的曲线中，横坐标310代表阳极电压(也就是施加至阳极电极108的电压)，单位为伏特V，且纵坐标320代表阳极电流(也就是在阳极电极108测量到的电流)，单位为任意单位(a.u.)。在测量阳极电流的期间，阳极电压由0V变化至20V。一栅电压施加至栅电极106大约是5V至20V。一阴极电压施加至阴极电极104是0V。本体电极102是接地。曲线330代表比较例LIGBT的阳极电流。曲线340代表图1的LIGBT 100的阳极电流。

如图3所绘示，当阳极电压上升高于4V，图1的LIGBT 100的阳极电流高于比较例LIGBT的阳极电流。这是因为LIGBT 100的N型掺杂区145用作为一势垒，以抑制空穴电流由第三P⁺区183流至基板110，因而增加阳极电流。

图4为显示比较例的LIGBT和图1的LIGBT 100的基板电流(substrate current)相对于阳极电压特性的曲线图，是通过计算机仿真得到。在图4的曲线中，横坐标410代表阳极电压，单位为伏特V，且纵坐标420代表基板电流(也就是在本体电极102测量到的电流)，单位为任意单位(a.u.)。在测量基板电流的期间，阳极电压由0V变化至5V。一栅电压施加至栅电极106大约是5V至20V。一阴极电压施加至阴极电极104是0V。本体电极102是接地。曲线430代表比较例LIGBT的基板电流。曲线440代表图1的LIGBT 100的基板电流。

如图4所绘示，当阳极电压低于3V，图1的LIGBT 100的基板电流低于比较例LIGBT的基板电流。这是因为LIGBT 100的N型掺杂区145抑制空穴电流由第三P⁺区183流至基板110，因而降低基板电流。

图5为根据一实施例的LIGBT 500的剖面图。LIGBT 500的结构相似于图1所绘示的LIGBT 100，不同的是LIGBT 500包括一N⁺区510和一P⁺区520，取代LIGBT 100的第二N⁺区192和第三P⁺区183。

如图5所绘示，N⁺区510具有一梳子形状，包括一第一N⁺部分512，沿着图5绘示的Y轴方向延伸，和多个第二N⁺部分514，沿着图5绘示的X轴方向延伸并邻近于第一N⁺部分512。多个第二N⁺部分514沿着Y轴方向彼此隔开。P⁺区520包括多个P⁺部分522，沿着图5绘示的Y轴方向设置，并介于多个第二N⁺部分514之间。也就是说，多个P⁺部分522和多个第二N⁺部分514是沿着Y轴方向交错排列(alternately arranged)。N⁺区510和包括所有P⁺部分522的P⁺区520电性连接至阳极电极108以接收阳极电压。

每一个P⁺部分522与N型缓冲区140和P型基板110一起形成一PNP晶体管。当在阳极电极108的阳极电压高于在阴极电极104的阴极电压，一空穴电流由每一个P⁺部分522流至基板110。若每一个P⁺部分522沿着平行于图5绘示的X轴方向和Y轴方向的一X-Y平面的面积减小，则流至P型基板110的总空穴电流将会降低。因此，相比于P⁺区183沿着Y轴方向排列的情况，如图1所绘示，流至P型基板的110的总空穴电流降低，由N⁺区510流至N⁺区192的总空穴电流增加，且因此LIGBT 500的导通电阻降低。沿着平行于图5绘示的X轴方向和Y轴方向的一X-Y平面的多个P⁺部分522的总面积和N⁺区510的面积可以被调整以实现介于总空穴电流和总电子流之间的理想的比例，其中电子流是指介于阴极104和阳极108之间的电流。

图6为根据一实施例的LIGBT 600的剖面图。LIGBT 600的结构相似于图1所绘示的LIGBT 100，不同的是LIGBT 600包括多个N型掺杂区610和多个P型掺杂区620，取代LIGBT 100的N型掺杂区145。如图6所绘示，多个N型掺杂区610和多个P型掺杂区620设置于N型缓冲区140中并位于P型本体层152下方。多个N型掺杂区610和多个P型掺杂区620沿着图6绘示的Y轴方向交错设置。多个N型掺杂区610可以用一N型掺杂剂掺杂，例如磷(P)或砷(As)，掺杂浓度例如是5×10¹³至5×10¹⁴cm^-2。多个P型掺杂区620可以用一P型掺杂剂掺杂，例如硼(B)，掺杂浓度例如是1×10¹⁵至5×10¹⁵cm^-2。P型掺杂区620的掺杂浓度可以与第三P⁺区183的掺杂浓度相同。P型掺杂区620和N型掺杂区610的尺寸可以被调整以实现介于总空穴电流和总电子流之间的理想的比例，其中电子流是指介于阴极104和阳极108之间的电流。

图7为根据一实施例的LIGBT 700的剖面图。LIGBT 700的结构相似于图1所绘示的LIGBT 100，不同的是LIGBT 700另外包括一P型埋层(P-type Buried Layer，PBL)710和一N型埋层(N-type Buried Layer，NBL)720。如图7所绘示，PBL 710设置于第三HVPD 133、第三HVNW 123以及第四HVPD 134下方，并连接至第三HVPD 133、第三HVNW 123以及第四HVPD 134的底部。NBL 720设置于第二HVNW 122、PBL 710以及第四HVNW 124下方，并连接至第二HVNW 122、PBL 710以及第四HVNW 124的底部。PBL 710和NBL 720进一步防止空穴电流流入基板110。

图8为根据一实施例的LIGBT 800的剖面图。LIGBT 800的结构相似于图7所绘示的LIGBT 700，不同的是LIGBT 800另外包括一第二栅结构，第二栅结构包含一第二栅氧化层810和一第二栅层820，其中栅氧化层170亦称为第一栅氧化层170，且栅层175亦称为第一栅层175。第二栅结构包含一第二栅氧化层810(其中栅氧化层170是一第一栅氧化层170)和一第二栅层820(其中栅层175是一第一栅层175)。此外，LIGBT 800包括一第四N⁺区830和一第五N⁺区840。

如图8所绘示，第二栅氧化层810和第二栅层820设至于第二HVNW 122上方，并沿着图8绘示的Y轴方向延伸。第四N⁺区830设置于第二HVPD 132中，并相邻于第一P⁺区181的右侧边缘和第二栅氧化层810的左侧边缘。第五N⁺区840设置于第三HVPD 133中，并相邻于第二栅氧化层810的右侧边缘和第二P⁺区182的左侧边缘。

第一栅层175和第二栅层820电性连接至栅电极106以接收一栅电压。第一P⁺区181和第四N⁺区830电性连接至一第二阴极电极104’(其中阴极电极104是一第一阴极电极104)以接收一阴极电压。第五N⁺区840、第二P⁺区182以及第一N⁺区191电性连接至阴极电极104以接收阴极电压。

当在阳极电极108的阳极电压高于在阴极电极104和104’的阴极电压，一第一空穴电流800a由第三P⁺区183流通过P型本体层152和P型顶层150，并到达第二P⁺区182。一第二空穴电流800b由第三P⁺区183流通过PBL 710，并到达第二P⁺区182。一第一电子流800c由第一N⁺区191流通过第三HVNW 123，并到达第二N⁺区192。一第二电子电流800d由第四N⁺区830和第五N⁺区840流通过第二HVNW 122、NBL 720以及第四HVNW 124，并到达第三N⁺区193。

相比于LIGBT 100，LIGBT 800的第二栅结构创造一额外的通道于第二HVNW 122中，通道用以传导电子流800d。因此，相比于LIGBT 100，阳极电流增加，并且LIGBT 800的导通电阻降低。

综上所述，虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更改与修饰。因此，本发明的保护范围当视权利要求所界定者为准。