用于形成半导体器件结构的方法与流程

本发明总体涉及半导体领域，更具体地，涉及用于形成半导体器件结构的方法。

背景技术：

半导体集成电路(IC)工业经历了指数型的增长。IC材料和设计中的技术进步已经产生了几代IC，其中每代都比前一代具有更小且更为复杂的电路。然而，这些进步已经增加了加工和制造IC的复杂度。

在IC的发展过程中，随着几何尺寸(即，使用制造工艺可以产生的最小组件(或线))的减小，功能密度(即，每个芯片区域的互连器件的数量)普遍增大。通常，这种按比例缩小工艺通过增加生产效率和降低相关成本来提供益处。

然而，由于特征尺寸持续减小，制造工艺持续变得越来越难实施。由此，在越来越小的尺寸中形成可靠的半导体器件是一个挑战。

技术实现要素：

根据本发明的一个方面，提供了一种用于形成半导体器件结构的方法，包括：在半导体衬底上方形成介电层；在所述介电层上方形成掩模层，其中，所述掩模层具有暴露所述介电层的部分的开口；穿过所述开口去除所述介电层的所述部分，从而在所述介电层中形成凹槽；去除所述掩模层；以及对所述介电层实施等离子体清洗工艺，其中，所述等离子体清洗工艺使用含有二氧化碳的气体。

优选地，所述掩模层包括有机材料。

优选地，所述介电层的所述部分的去除包括：实施等离子体蚀刻工艺。

优选地，所述等离子体蚀刻工艺使用含碳的气体。

优选地，所述含碳的气体包括甲烷、八氟环丁烯或乙炔。

优选地，所述等离子体清洗工艺去除由所述掩模层形成的残留物，以及所述残留物包括碳。

优选地，该方法还包括：在所述等离子体清洗工艺之后，对所述介电层实施湿清洗工艺。

优选地，该方法还包括：在所述等离子体清洗工艺之后，在所述凹槽中形成导电结构。

根据本发明的另一方面，提供了一种用于形成半导体器件结构的方法，包括：在半导体衬底上方形成第一导电结构；形成位于所述半导体衬底上方并且覆盖所述第一导电结构的介电层；在所述介电层上方形成掩模层，其中，所述掩模层具有暴露所述介电层的部分的开口；去除所述介电层的所述部分以在所述介电层中形成凹槽，其中，所述凹槽暴露所述第一导电结构；去除掩模层；以及对所述介电层和所述第一导电结构实施等离子体清洗工艺以在所述第一导电结构上方形成金属氧化物层，其中，所述等离子体清洗工艺使用含有二氧化碳的气体。

优选地，所述金属氧化物层的第一宽度基本上等于所述凹槽的第二宽度。

优选地，所述第一导电结构和所述金属氧化物层具有相同的金属元素。

优选地，该方法还包括：在所述等离子体清洗工艺之后，对所述介电层和所述金属氧化物层实施湿清洗工艺。

优选地，所述湿清洗工艺去除所述金属氧化物层的部分。

优选地，该方法还包括：在所述等离子体清洗工艺之后，在所述凹槽中形成第二导电结构，其中，所述第二导电结构电连接至所述第一导电结构。

优选地，所述金属氧化物层的第一厚度小于所述介电层的第二厚度。

根据本发明的又一方面，提供了一种用于形成半导体器件结构的方法，包括：在半导体衬底上方形成介电层；在所述介电层上方形成聚合物掩模层，其中，所述聚合物掩模层具有暴露所述介电层的部分的开口；去除所述介电层的所述部分以在所述介电层中形成凹槽；去除所述聚合物掩模层； 以及对所述介电层实施等离子体清洗工艺，其中，所述等离子体清洗工艺使用含有二氧化碳的气体。

优选地，该方法还包括：在形成所述介电层之前，在所述半导体衬底上方形成导电结构，所述介电层覆盖所述导电结构，所述凹槽暴露所述导电结构，以及所述等离子体清洗工艺在被所述凹槽暴露的所述导电结构上方形成金属氧化物层。

优选地，所述导电结构包括铜，以及所述金属氧化物层包括氧化铜。

优选地，该方法还包括：在所述等离子体清洗工艺之后，对所述介电层和所述金属氧化物层实施湿清洗工艺。

优选地，所述金属氧化物层的第一宽度小于所述导电结构的第二宽度。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件并未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1A至图1H是根据一些实施例的形成半导体器件结构的工艺的各个阶段的截面图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空间相对术语以描述如图所示的一个元 件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。应当理解，在方法之前、期间和之后可以提供额外的操作，以及对于方法的其他实施例可以替代会消除描述的操作的一些。

图1A至图1H是根据一些实施例的形成半导体器件结构100的工艺的各个阶段的截面图。

如图1A所示，根据一些实施例，提供衬底110。衬底110可以是诸如硅晶圆的半导体晶圆。可选地或额外地，衬底110可以包括元素半导体材料、化合物半导体材料和/或合金半导体材料。

元素半导体材料的实例可以是但不限于晶体硅、多晶硅、非晶硅、锗和/或金刚石。化合物半导体材料的实例可以是但不限于碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟。合金半导体材料的实例可以是但不限于SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP。

如图1A所示，根据一些实施例，在半导体衬底110中形成隔离结构111。根据一些实施例，隔离结构111围绕半导体衬底110的器件区。根据一些实施例，隔离结构111被配置为限定和电隔离形成在半导体衬底110中的各个器件元件(未示出)。

器件元件的实例可以包括但不限于晶体管、二极管和/或其他适用的元件。晶体管的实例可以包括但不限于金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极性晶体管(BJT)、高压晶体管、高频晶体管、p沟道和/或n沟道场效应晶体管(PFET/NFET)等。可以实施各种工艺(诸如沉积、蚀刻、注入、光刻、退火和/或其他适用的工艺)以形成器件元件。

根据一些实施例，如图1A所示，在衬底110和隔离结构111上方形成介电层120。根据一些实施例，介电层120包括介电材料。介电材料的实例可以包括但不限于氧化物、SiO₂、硼磷硅酸盐玻璃(BPSG)、旋涂玻璃(SOG)、未掺杂的硅酸盐玻璃(USG)、氟化硅酸盐玻璃(FSG)、高密 等离子体(HDP)氧化物或等离子体增强TEOS(PETEOS)。

介电层120可以包括由诸如低介电常数或超低介电常数(ELK)材料的多种介电材料制成的多层。可以通过化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)、旋转涂覆或另一适用的工艺来形成介电层120。

根据一些实施例，如图1A所示，在介电层120中形成沟槽122。根据一些实施例，使用光刻工艺和蚀刻工艺来形成沟槽122。根据一些实施例，如图1A所示，在沟槽122中形成阻挡层132。根据一些实施例，阻挡层132共形地覆盖沟槽122的内壁122a和底面122b。

根据一些实施例，阻挡层132被配置为防止形成在沟槽122中的金属材料扩撒至介电层122内。阻挡层132包括钽或另一合适的材料。根据一些实施例，使用物理汽相沉积工艺来形成阻挡层132。

根据一些实施例，如图1A所示，在阻挡层132上方形成晶种层134。晶种层134包括铜(Cu)、锰(Mn)或其他合适的材料。根据一些实施例，使用物理汽相沉积工艺来形成晶种层134。根据一些实施例，如图1A所示，在沟槽122中以及在晶种层134上方形成导电结构136。根据一些实施例，导电结构136包括导线。导电结构136包括铝(Al)、铜(Cu)或另一合适的材料。根据一些实施例，使用镀工艺来形成导电结构136。

根据一些实施例，如图1A所示，在介电层120、阻挡层132、晶种层134以及导电结构136上方形成介电层140。根据一些实施例，介电层140被配置为防止导电结构136的金属材料扩散至形成在导电结构136上方的介电层中。

根据一些实施例，介电层140包括介电材料。介电层140包括碳化硅、氮化硅或另一合适的介电材料。根据一些实施例，介电层120和140由不同的材料制成。介电层140可以包括由不同的介电材料制成的多层。可以通过化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)、旋转涂覆或另一适用的工艺来形成介电层140。

根据一些实施例，如图1A所示，在介电层140上方形成粘合层150。粘合层150被配置为将介电层140粘附至形成在介电层140上方的另一介 电层。粘合层150包括四乙氧基硅烷(TEOS)或另一合适的材料。在一些其他实施例中，没有形成粘合层150。

根据一些实施例，如图1A所示，在粘合层150上方形成介电层160。根据一些实施例，介电层160覆盖导电结构136。根据一些实施例，介电层160和140是由不同的材料制成，使得介电层160和140可以在随后的工艺中具有蚀刻选择性。根据一些实施例，介电层160和140以及粘合层150由不同的材料制成。

根据一些实施例，介电层160包括介电材料。介电材料的实例包括但不限于氧化物、SiO₂、硼磷硅酸盐玻璃(BPSG)、旋涂玻璃(SOG)、未掺杂的硅酸盐玻璃(USG)、氟化硅酸盐玻璃(FSG)、高密等离子体(HDP)氧化物或等离子体增强TEOS(PETEOS)。

介电层160可以包括由诸如低介电常数或超低介电常数(ELK)材料的多种介电材料制成的多层。可以通过化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)、旋转涂覆或另一适用的工艺来形成介电层160。

根据一些实施例，如图1A所示，在介电层160上方形成蚀刻停止层170。蚀刻停止层170包括氮化硅、氧化硅或另一合适的材料。根据一些实施例，使用化学汽相沉积工艺来形成蚀刻停止层170。

根据一些实施例，如图1A所示，在蚀刻停止层170上方形成掩模层180。在一些实施例中，掩模层180包括诸如氧化硅的氧化物。在一些实施例中，掩模层180包括氮化硅、氮化钛、聚合物材料、其他适用的材料或它们的组合。在一些实施例中，使用化学汽相沉积工艺来形成掩模层180。

根据一些实施例，如图1A所示，在掩模层180上方形成硬掩模层190。根据一些实施例，硬掩模层190具有沟槽192和194。根据一些实施例，沟槽192和194暴露掩模层180的一部分。

用于硬掩模层190的材料包括但不限于氮化钛、氧化硅、氮化硅(例如，Si₃N₄)、SiON、SiC、SiOC、聚合物材料或它们的组合。可以通过化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)、旋转涂覆或另一适用的工艺来形成硬掩模层190。在一些实施例中，掩模层180 和硬掩模层190由不同的材料制成，使得掩模层180和硬掩模层190可以在随后的蚀刻工艺中具有蚀刻选择性。

根据一些实施例，如图1B所示，覆盖层210形成在硬掩模层190上方并且填充至沟槽192和194内。覆盖层210由聚合材料或另一合适的材料制成。通过涂覆工艺、CVD工艺或另一合适的工艺来形成覆盖层210。

根据一些实施例，如图1B所示，在覆盖层210上方形成中间层220。在一些实施例中，中间层220由含硅材料(例如，含硅聚合材料)制成。在一些实施例中，掩模层180、硬掩模层190、覆盖层210和中间层220由不同的材料制成，使得它们在随后实施的蚀刻工艺中具有蚀刻选择性。通过涂覆工艺、CVD工艺或另一合适的工艺来形成中间层220。

根据一些实施例，如图1B所示，在中间层220上方形成光刻胶层230。光刻胶层230具有暴露中间层220的部分的开口232。根据一些实施例，光刻胶层230由光刻材料制成。通过例如涂覆工艺和光刻工艺来形成光刻胶层230。

根据一些实施例，如图1C所示，穿过开口232，中间层220、覆盖层210、掩模层180、蚀刻停止层170、介电层160、粘合层150和介电层140中位于开口232下面的部分被分别去除。

根据一些实施例，在去除工艺之后，形成穿过中间层220、覆盖层210、掩模层180以及蚀刻停止层170的开口212，形成穿过介电层160和粘合层150的孔部166，以及形成穿过介电层140的通孔142。根据一些实施例，孔部166连接至开口212以及通孔142。根据一些实施例，通孔142暴露了导电结构136的部分。

根据一些实施例，开口212连接至开口232并且暴露导电结构136的部分。根据一些实施例，开口212经过沟槽194。根据一些实施例，去除工艺包括干蚀刻工艺。

在一些实施例中，在开口212和312、孔部166、通孔142的内侧壁212a、232a、166a以及142a上方以及光刻胶层230的顶面234上方形成残留物R。在一些实施例中，残留物R形成在通过通孔142而暴露的导电结构136上方。根据一些实施例，残留物R由覆盖层210、中间层220和/或 光刻胶层230形成。

根据一些实施例，覆盖层210、中间层220和/或光刻胶层230包括有机材料，并且残留物R也包括有机材料。因此，根据一些实施例，残留物R包括碳。

如图1D所示，去除覆盖层210、中间层220和光刻胶层230。根据一些实施例，去除工艺包括干蚀刻工艺或湿蚀刻工艺。根据一些实施例，干蚀刻工艺包括灰化工艺。在去除工艺之后，残留物R可以进一步形成在掩膜层180和硬掩模层190上方。

根据一些实施例，如图1E所示，实施蚀刻工艺以去除掩膜层180、蚀刻停止层170、介电层160中位于沟槽192和194下面的部分。蚀刻工艺之后，在介电层160中形成沟槽162和164。根据一些实施例，孔部166连接至沟槽164和通孔142。根据一些实施例，沟槽162和164、孔部166和通孔142也被称为凹槽。

根据一些实施例，蚀刻工艺包括干蚀刻工艺。根据一些实施例，干蚀刻工艺包括等离子体蚀刻工艺。根据一些实施例，等离子体蚀刻工艺使用含碳气体。含碳气体包括甲烷(CH₄)、八氟环丁烷(C₄F₈)、乙炔(C₂H₂)或另一合适的气体。

在一些实施例中，在等离子体蚀刻工艺期间，包含在含碳气体中的一些有机单体分子被不期望地聚合从而在硬掩模层190上方以及沟槽162和164、孔部166和通孔142中形成残留物R。根据一些实施例，残留物R包括碳。在一些实施例中，在等离子体蚀刻工艺之后，掩膜层180的部分构成残留物R。

根据一些实施例，如图1E和图1F所示，在等离子体蚀刻工艺之后，对导电结构136、介电层140、粘合层150、介电层160、蚀刻停止层170、掩模层180和硬掩模层190实施等离子体清洗工艺C。根据一些实施例，等离子体清洗工艺C被配置为清洗残留物R。根据一些实施例，等离子体清洗工艺C使用含有二氧化碳的气体。

根据一些实施例，使用含有二氧化碳的气体的等离子体清洗工艺C能够有效地氧化并且去除残留物R。根据一些实施例，二氧化碳等离子体去 除残留物R的能力比氩等离子体去除残留物R的能力更好。在一些实施例中，含有二氧化碳的气体包括纯二氧化碳。在一些其他实施例中，含有二氧化碳的气体包括二氧化碳和其他合适的气体的混合物。

根据一些实施例，在约2mTorr至约30mTorr的范围内的压力以及使用约400W至约1000W的功率来实施等离子体清洗工艺C。根据一些实施例，使用约0.01W至约300W的范围内的偏置功率来实施等离子体清洗工艺C。

根据一些实施例，如图1F所示，等离子体清洗工艺C在导电结构136上方形成金属氧化物层138。在一些实施例中，通过等离子体清洗工艺C，由通孔142暴露的导电结构136被氧化以形成金属氧化物层138。因此，导电结构136和金属氧化物层138具有相同的金属元素，诸如铜、钨或铝。金属氧化物层138包括氧化铜、三氧化钨、氧化铝或另一合适的金属材料。

此后，根据一些实施例，对金属氧化物层138、介电层140、粘合层150、介电层160、蚀刻停止层170、掩膜层180和硬掩模层190实施湿清洗工艺。根据一些实施例，清洗工艺使用包括臭氧去离子水(O₃/DI)清洗溶液的清洗溶液或SPM清洗溶液。根据一些实施例，SPM清洗溶液包括硫酸、过氧化氢溶液和纯水的混合物。

在湿清洗工艺期间，金属氧化物层138阻止导电结构136被清洗工艺损坏(或被去除)。因此，改进了导电结构136的电性能。在一些实施例中，通过湿清洗工艺去除金属氧化物层138的部分。在其他一些实施例中(未示出)，通过湿清洗工艺去除整个金属氧化物层138。

在一些实施例中，金属氧化物层138的厚度T1的范围是约至约在一些实施例中，金属氧化物层138的厚度T1小于介电层140的厚度T2。在一些实施例中，通过氧化被通孔142暴露的导电结构136来形成金属氧化物层138，金属氧化物层138的宽度W1基本上等于通孔142的宽度W2。

根据一些实施例，宽度W1的范围是约至约根据一些实施例，宽度W2的范围是约至约在一些实施例中，金属氧化物层138的宽度W1小于导电结构136的宽度W3。根据一些实施例，宽度 W3也被称为线宽。

根据一些实施例，如图1G所示，在沟槽162和164、孔部166和通孔142中形成阻挡层242。根据一些实施例，阻挡层242共形地覆盖沟槽162和164、孔部166和通孔142的内侧壁162a、164a、166a和142a以及沟槽162和164的底面162b和164b。

根据一些实施例，阻挡层242被配置为防止形成在沟槽162和164、孔部166和通孔142中的金属材料扩散至介电层140和160以及粘合层150内。阻挡层242包括钽或另一合适的材料。根据一些实施例，使用物理汽相沉积工艺来形成阻挡层242。

根据一些实施例，如图1G所示，在阻挡层242上方形成晶种层244。晶种层244包括铜(Cu)、锰(Mn)或其他合适的材料。根据一些实施例，使用物理汽相沉积工艺形成晶种层244。

根据一些实施例，如图1G所示，在沟槽162和164、孔部166和通孔142中以及晶种层244上方形成导电层246。导电层246包括铝(Al)、铜(Cu)或其他合适的材料。根据一些实施例，使用镀工艺形成导电层246。

根据一些实施例，如图1H所示，去除位于沟槽162和164、孔部166和通孔142外部的阻挡层242、晶种层244和导电层246，以及去除掩膜层180和硬掩模层190。根据一些实施例，去除工艺包括平坦化工艺，诸如化学机械抛光工艺。

根据一些实施例，保留在沟槽162中的导电层246形成导电结构252。根据一些实施例，导电结构252包括导线。根据一些实施例，保留在沟槽164中的导电层246形成导电结构254。根据一些实施例，导电结构254包括导线。

在一些实施例中，导电结构252的顶面252a、导电结构254的顶面254a、介电层160的顶面168是彼此共面的。根据一些实施例，保留在孔部166和通孔142中的导电层246形成导电结构260。根据一些实施例，导电结构260包括导电通孔结构。

根据一些实施例，导电结构260穿过介电层140并且进入至介电层160内。根据一些实施例，导电结构260还穿过介电层140和介电层160之间 的粘合层150。

根据一些实施例，导电结构254位于介电层160中以及位于导电结构260上方。根据一些实施例，导电结构136位于导电结构260下面并且电连接至导电结构260。在一些实施例中，导电结构252、254、136和/或260包括导线、导电通孔结构、栅极以及其他适合的导电结构。

根据一些实施例，金属氧化物层138设置在导电结构136和导电结构260之间。根据一些实施例，金属氧化物层138直接与导电结构136接触。在其他一些实施例中，没有形成金属氧化物层138。

在该步骤中，基本上形成半导体器件结构100。由于等离子体清洗工艺C去除了残留物R(如图1E所示)，改进了半导体器件结构100的电性能和产率。

根据一些实施例，提供了用于形成半导体器件结构的方法。方法(用于形成半导体器件结构)使用掩模层和蚀刻工艺在介电层中形成凹槽以及使用含有二氧化碳的气体在介电层上方实施等离子体清洗工艺。等离子体清洗工艺能够有效地去除有掩模层形成的残留物，这改进了通过该方法形成的半导体器件结构的电性能和收率。

根据一些实施例，提供了用于形成半导体器件结构的方法。方法包括在半导体衬底上方形成介电层。方法包括在介电层上方形成掩模层。掩模层具有暴露介电层的部分的开口。方法包括穿过开口去除介电层的部分以在介电层中形成凹槽。方法包括去除掩模层。方法包括在介电层上方实施等离子体清洗工艺。等离子体清洗工艺使用含有二氧化碳的气体。

根据一些实施例，提供了用于形成半导体器件结构的方法。该方法包括在半导体衬底上方形成第一导电结构。该方法包括形成位于半导体衬底上方且覆盖第一导电结构的介电层。该方法包括在介电层上方形成掩模层。掩模层具有暴露介电层的部分的开口。该方法包括去除介电层的部分以在介电层中形成凹槽。凹槽暴露第一导电结构。该方法包括去除掩模层。该方法包括对介电层和第一导电结构实施等离子体清洗工艺以在第一导电结构上方形成金属氧化物层。等离子体清洗工艺使用含有二氧化碳的气体。

根据一些实施例，提供了用于形成半导体器件结构的方法。该方法包 括在半导体衬底上方形成介电层。该方法包括在介电层上方形成聚合物掩模层。聚合物掩模层具有暴露介电层的部分的开口。该方法包括去除介电层的部分以在介电层中形成凹槽。该方法包括去除聚合物掩模层。该方法包括对介电层实施等离子体清洗工艺，其中，等离子体清洗工艺使用含有二氧化碳的气体。

上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。