1.一种半导体模块（10），其包括：
至少一个半导体芯片（12），其包括至少一个半导体开关（14），所述至少一个半导体开关（14）具有集电极（18）、发射极（22）和栅极（20）；
集电极端子（24），其连接到所述集电极（18）；
栅极端子（26），其连接到所述栅极（20）；
发射极端子（28），其经由具有发射极电感（32）的发射极导体路径（30）连接到所述发射极（22）；
辅助发射极端子（38），其连接到所述发射极（22）；
第一导体路径（34），其连接到所述发射极（22）；
第二导体路径（36），其连接到所述发射极（22）并且具有与所述第一导体路径（34）不同的与所述发射极导体路径（30）的互感耦合；
所述第一导体路径（34）和所述第二导体路径（36）能连接到所述辅助发射极端子（38）；和/或
所述第一导体路径（34）连接到所述辅助发射极端子（38）并且所述第二导体路径（36）连接到第二辅助发射极端子（44），
其中所述半导体开关（14）是IGBT，并且
其中所述第一导体路径（34）和所述第二导体路径（36）中的每个包括桥接点（40），用于使相应导体路径连接到所述辅助发射极端子（38）。
2.如权利要求1所述的半导体模块（10），其中所述第一导体路径（34）和/或第二导体路径（36）连接到所述发射极导体路径（30）使得所述第一导体路径（34）和/或所述第二导体路径（36）和所述发射极电感（32）具有共同部分。
3. 如权利要求1-2中的一项所述的半导体模块（10），其中所述第二导体路径（36）具有与所述发射极导体路径（30）的互感耦合，其是所述第一导体路径（34）与所述发射极导体路径（30）的互感耦合的至少两倍高。
4.如权利要求1-3中的一项所述的半导体模块（10），其中所述第一导体路径（34）和/或第二导体路径（36）包括与所述发射极电感（32）不同的辅助电感（54）；和/或
其中所述第一导体路径（34）和/或第二导体（36）经由辅助电感（54）而与所述发射极电感（32）感应耦合。
5.如权利要求1-4中的一项所述的半导体模块（10），其中所述半导体模块包括至少两个半导体开关（14），其经由它们的连接到所述发射极端子（28）的发射极（22）而并联连接并且经由它们的连接到所述栅极端子（26）的栅极（20）而并联连接。
6.如权利要求5所述的半导体模块（10），其中第一半导体开关（14）经由具有第一发射极电感（32a）的第一发射极导体路径（30a）而与所述发射极端子（28）连接并且第二半导体开关（14）经由具有第二发射极电感（32b）的第二发射极导体路径（30b）而与所述发射极端子（28）连接；
其中所述第一导体路径（30a）和所述第二导体路径（30b）中的至少一个包括桥接点（40），用于使所述第一发射极导体路径（30a）和所述第二发射极导体路径（30b）互连。
7.如权利要求5所述的半导体模块（10），其中所述至少两个半导体开关（14）经由到所述发射极端子（28）的共发射极导体路径（30）而与它们的发射极（22）连接，所述发射极导体路径（30）具有共发射极电感（32）。
8.如权利要求1-7中的一项所述的半导体模块（10），其中所述至少一个半导体芯片（12）、所述发射极导体路径（30）、所述第一导体路径（34）和所述第二导体路径（36）在共同外壳（56）中组装；
其中所述集电极端子（24）、所述栅极端子（26）、所述发射极端子（28）和所述辅助发射极端子在所述共同外壳（56）上提供。
9.一种半导体组件（58），其包括：
如权利要求1-8中的一项所述的半导体模块（10），其具有第一辅助发射极端子（38）和第二辅助发射极端子（44）；
栅极驱动（60），其经由以下中的至少一个而使所述栅极端子（26）和所述发射极（22）互连：
所述第一辅助发射极端子（38）；
所述第一辅助发射极端子（38）和第一辅助电阻（62）；
所述第二辅助发射极端子（44）；
所述第二辅助发射极端子（44）和第二辅助电阻（62）。