保护晶体管元件免受劣化物质的损害的制作方法

本申请的发明人已经察觉到有效地保护晶体管免受劣化化学物质的损害的挑战，特别是在例如晶体管的输出导体需要提供到外部元件(诸如例如要由晶体管控制的光学介质)的欧姆接触的情况下。

在此提供有包括如下的方法：提供至少限定了至少一个晶体管的(a)源电极和漏电极、(b)栅电极和(c)半导体沟道的层的堆叠；将一个或多个有机绝缘层淀积在堆叠上方；通过消蚀技术去除一个多个所选区域中的堆叠的至少部分；将导体材料淀积在至少在一个或多个经消蚀的区域以及紧密围绕相应的经消蚀的区域的一个或多个边界区域中的堆叠上方；以及将无机绝缘材料淀积在至少在经消蚀的区域以及边界区域中的堆叠上方，从而覆盖经消蚀的区域并且与相应的经消蚀的区域四周的所述一个或多个边界区域中的所述导体材料直接接触。

根据一个实施例，方法进一步包括图案化所淀积的所述无机绝缘物以形成所述无机绝缘材料的岛，每个岛都在相应的经消蚀的区域及其周围的边界区域上方延伸。

根据一个实施例，所淀积的所述导体材料提供了最上面的导体层，该导体层通过堆叠导电性地连接到一个或多个晶体管的一个或多个漏电极。

根据一个实施例，方法进一步包括在所述堆叠上方设置光学介质组件，其中所淀积的所述导体材料形成与所述光学介质组件最近的导体，该导体与所述堆叠在光学介质组件的同一侧。

根据一个实施例，方法进一步包括通过原子层淀积来淀积所述无机绝缘材料。

根据一个实施例，所淀积的无机绝缘材料具有比一个或多个有机绝缘层低的水蒸气透过率。

在此还提供有包括如下步骤的方法：提供层的堆叠，该堆叠至少限定了至少一个晶体管的(a)源电极和漏电极、(b)栅电极、(c)半导体沟道，以及至少在至少一个半导体沟道之上的无机绝缘材料的连续的层；将一个或多个有机绝缘层淀积在堆叠上方；去除一个或多个所选区域中的至少包括所述一个或多个有机绝缘层和所述无机绝缘材料的堆叠的至少部分；至少在一个或多个经消蚀的区域中将导体材料淀积在堆叠上方以至少接触所述无机绝缘层以下通过去除步骤所暴露的堆叠的全部部分。

根据一个实施例，所淀积的所述导体材料提供了一个或多个像素导体，每个像素导体都导电性地连接到堆叠内的相应的漏电极以控制上覆的光学介质的相应的部分。

根据一个实施例，所淀积的无机绝缘材料具有比一个或多个有机绝缘层低的水蒸气透过率。

在此还提供有包括如下步骤的方法：提供限定了晶体管阵列的(a)源电极-漏电极、(b)栅电极和(c)半导体沟道中的至少一个的层的堆叠；将一个或多个有机绝缘层淀积在堆叠上方；以及将阻挡物淀积在一个或多个有机绝缘层上方；其中阻挡物包括(i)一个或多个经图案化的导体材料的层以及(ii)至少在一个或多个经图案化的导体材料的层不覆盖在一个或多个有机绝缘层上的区域中的经图案化的绝缘体材料层；并且在经图案化的导体材料层覆盖在一个或多个有机绝缘层上的区域中，也在经图案化的导体材料层不覆盖在一个或多个有机绝缘层上的区域中，阻挡物都具有比一个或多个有机绝缘层低的水蒸气透过率。

根据一个实施例，层的堆叠限定了晶体管阵列的所述源电极-漏电极、栅电极和半导体沟道中的全部，并且所述一个或多个经图案化的导体材料层包括限定用于晶体管阵列的像素导体阵列的导体层。

根据一个实施例，层的堆叠限定了所述源电极-漏电极和所述半导体沟道两者；以及所述一个或多个经图案化的导体材料层包括限定了用于所述晶体管阵列的栅电极的经图案化的层和限定了用于晶体管阵列的像素导体阵列的经图案化的层。

根据一个实施例，淀积阻挡物包括：将所述绝缘体材料淀积在一个或多个有机绝缘层上方；至少图案化所淀积的绝缘体材料和一个或多个有机绝缘层以限定暴露堆叠中的一个或多个导体的通孔；将所述导体材料淀积在经图案化的层上方以生成与所述一个或多个暴露的导体接触的导体层；以及图案化导体层以去除所选区域中所淀积的金属并且限定所述像素导体阵列，其中像素导体阵列每个都与堆叠中相应的导体接触。

根据一个实施例，淀积阻挡物包括：至少图案化一个或多个有机绝缘层以限定暴露堆叠中的一个或多个导体的通孔；将所述导体材料淀积在一个或多个经图案化的层上方以生成与所述一个或多个暴露的导体接触的导体层；图案化导体层以去除所选区域中的导体层并且限定所述像素导体阵列，其中每个像素导体阵列都与堆叠中相应的导体接触；将所述绝缘体材料淀积在经图案化的导体层上方；以及图案化绝缘体材料层以暴露所述像素导体中的每个的部分而不暴露所述一个或多个有机绝缘层。

根据一个实施例，图案化绝缘体材料层包括将所述绝缘体材料保留在每个像素导体的整个周边部分上方。

根据一个实施例，方法进一步包括在淀积所述绝缘体材料前，将平坦化层淀积在经图案化的导体层上方并且图案化该平坦化层以暴露每个像素导体的部分；以及其中图案化所述绝缘体材料层包括不暴露经图案化的平坦化层。

根据一个实施例，方法进一步包括将另外的导体材料的层淀积在经图案化的绝缘体材料层上方用于与像素导体的暴露的部分接触；以及图案化另外的导体材料的淀积物以形成上部像素导体阵列，每个上部像素导体都与相应的下部像素导体接触。

根据一个实施例，方法进一步包括在阻挡物上方设置光学介质组件。

在此还提供有包括如下步骤的方法：提供限定了晶体管阵列的层的堆叠；将一个或多个有机绝缘层淀积在堆叠上方；通过激光消蚀至少图案化一个或多个有机绝缘层以生成暴露堆叠中的一个或多个导体的一个或多个通孔；以及在经图案化的层上方淀积金属以生成与所述一个或多个暴露导体接触的金属层；图案化所淀积的金属以去除所选区域中所淀积的金属并且限定每个都与堆叠中的相应的导体接触的像素导体；以及既将绝缘体材料淀积在所淀积的所述金属被去除的区域中也将绝缘体材料淀积在通孔区域中所淀积的金属上方；其中所淀积的绝缘体材料具有比直接在堆叠中的所述导体之下的衬底低的水蒸汽透过率。

根据一个实施例，方法包括使用淀积技术来淀积所述绝缘体材料，其中通过该淀积技术将所述绝缘体材料淀积在由通孔周围的区域中导体的翘起(lift)所暴露的衬底的全部区域上方。

在此提供有装置，其包括：限定晶体管阵列的(a)源电极-漏电极、(b)栅电极和(c)半导体沟道中的至少一个的层的堆叠；堆叠上方的一个或多个有机绝缘层；以及一个或多个有机绝缘层上方的阻挡物；其中阻挡物包括(i)一个或多个经图案化的导体材料的层以及(ii)至少在一个或多个经图案化的导体材料的层不覆盖在一个或多个有机绝缘层上的区域中的经图案化的绝缘体材料层；并且在经图案化的导体材料层覆盖在一个或多个有机绝缘层上的区域中，也在经图案化的导体材料层不覆盖在一个或多个有机绝缘层上的区域中，阻挡物都具有比一个或多个有机绝缘层低的水蒸气透过率。

根据一个实施例，层的堆叠限定了晶体管阵列的所述源电极-漏电极、栅电极和半导体沟道中的全部，并且所述一个或多个经图案化的导体材料层包括限定用于晶体管阵列的像素导体阵列的导体层。

根据一个实施例，层的堆叠限定了所述源电极-漏电极和所述半导体沟道两者；以及所述一个或多个经图案化的导体材料层包括限定了用于所述晶体管阵列的栅电极的经图案化的层和限定了用于晶体管阵列的像素导体阵列的经图案化的层。

根据一个实施例，所述绝缘体材料形成在一个或多个有机绝缘层上方；所淀积的绝缘体材料和一个或多个有机绝缘层被图案化以限定暴露堆叠中的一个或多个导体的通孔；所述导体材料形成在经图案化的层上方以生成与所述一个或多个暴露的导体接触的导体层；以及导体层被图案化以限定所述像素导体阵列，其中每个像素导体都与堆叠中相应的导体接触。

根据一个实施例，一个或多个有机绝缘层被图案化以限定暴露堆叠中的一个或多个导体的通孔；所述导体材料形成在一个或多个经图案化的层上方以生成与所述一个或多个暴露的导体接触的导体层；导体层被图案化以限定所述像素导体阵列，其中每个像素导体都与堆叠中相应的导体接触；所述绝缘体材料形成在经图案化的导体层上方；以及绝缘体材料层被图案化以暴露所述像素导体中的每个的部分而不暴露所述一个或多个有机绝缘层。

根据一个实施例，所述绝缘体材料保留在每个像素导体的整个周边部分上方。

根据一个实施例，装置进一步包括在经图案化的导体层上方并且在绝缘体材料层下方的平坦化层；其中平坦化层被图案化以暴露每个像素导体的部分，以及其中所述绝缘体材料层被图案化以便不暴露经图案化的平坦化层。

根据一个实施例，装置进一步包括在经图案化的绝缘体材料层上方的用于接触像素导体的暴露的部分的另外的导体材料层；其中图案化另外的导体材料层以形成上部像素导体阵列，每个上部像素导体都与相应的下部像素导体接触。

根据一个实施例，装置进一步包括阻挡物上方的光学介质组件。

以下参考附图通过示例的方式详细描述本发明的实施例，其中：

图1是例示本发明的第一实施例的示意性截面图；

图2是例示本发明的第一实施例还有本发明的第四实施例两者的示意性平面图；

图3是例示本本发明的第二实施例的示意性截面图；

图4是例示本发明的第二实施例还有本发明的第三实施例的示意性平面图；

图5是例示本发明的第三实施例的示意性截面图；

图6是例示本发明的第四实施例的示意性截面图；

图7(a)和图7(b)例示了第二实施例的特征；以及

图8是例示本发明的第五实施例的示意性截面图。

在下文中描述本发明的实施例用作控制组件的简单示例，其中控制组件包括限定了用于像素导体阵列中的每个的单个相应的顶栅晶体管的层的堆叠；但是同样的技术也适用于例如其中层的堆叠限定了用于每个像素导体的单个相应的底栅晶体管的控制组件，以及适用于其中堆叠层限定了用于每个像素导体的相应的一组(两个或更多的)晶体管的控制组件。此外，同样种类的技术也适用于不包括晶体管之上的像素导体阵列的装置中的晶体管阵列，以及适用于除了显示器装置以外的装置(诸如传感器装置等)中的晶体管阵列。

第一实施例

参考图1和图2，根据第一实施例的技术涉及在支撑衬底1(诸如例如涂覆有有机平坦化层的柔性塑料膜)上形成导体、半导体和电介质层的堆叠以限定晶体管阵列，其中晶体管每个都包括源极和漏极导体2、3以及栅极导体6，其中源极和漏极导体2、3通过由半导体层4提供的半导体沟道连接，栅极导体6经由栅极电介质层5电容性地耦接到半导体沟道。图1仅示出了用于一个像素的一个晶体管的元件，但是晶体管阵列典型地包括用于高分辨率显示器装置的大量的晶体管。在有源矩阵阵列中，限定了源极和漏极导体2、3的导体(例如金属或导电聚合物)层可限定多个源极导体，每个都提供用于相应的一行晶体管的源极电极并且连接到相应的源极驱动器芯片端子，以及，限定了栅极导体6的导体(例如金属)层可限定多个栅极导体，每个都提供用于相应的一列晶体管的栅极导体并且连接到相应的栅极驱动器芯片端子。

在限定晶体管矩阵的层的堆叠上方设置至少一个或多个有机绝缘钝化层7，有机绝缘钝化层7防止稍后提到的像素导体和一个或多个下面的导体层(诸如限定栅极导体6的导体层)之间的短路。一个或多个有机钝化层可以例如包括由经图案化的导体层分开的两个有机钝化层，经图案化的导体层设计用于实现与上覆盖的像素导体9的良好的电容性耦接。

在本第一实施例中，在最上面的有机钝化层7的整个领域上方淀积毯覆式的(一个或多个)非导电阻挡层8。用于(一个或多个)非导电阻挡层的适合的材料的示例包括：(i)无机绝缘材料，诸如硅氮化物(SiNx)、铝氧化物(AlOx)、硅氧化物(SiOx)以及铝氮化物(AlN)、TiOx或它们中的两个或多个的组合中的一个或多个，以及(ii)交联的有机聚合物或其组合。用于(一个或多个)非导电阻挡层的适合的淀积技术的示例包括：反应溅射、脉冲溅射、原子层淀积(ALD)、等离子体增强原子层淀积(PEALD)、分子气相淀积(MVD)、等离子体增强化学气相淀积(PECVD)、空间ALD中的一个或多个。

非导电阻挡层的厚度优选不大于约200nm，更优选的是不大于约50nm，以便在装置被弯曲时更好的防止该层的不期望的破裂，但是如下文所提到的，已经发现的是，使用具有这样小的厚度的无机层可以实现水蒸气透过率(WVTR)的大的下降。

然后图案化(一个或多个)非导电阻挡层8、(一个或多个)有机钝化层7以及限定了晶体管阵列的堆叠中的一个或多个层以限定至少一个或多个通孔10，通孔10向下延伸到限定晶体管的堆叠内的相应的漏极导体3。适合的图案化技术的示例包括：激光消蚀、光刻以及等离子体刻蚀，或其组合。

然后将(一个或多个)导电阻挡层9保形地淀积在经图案化的非导电阻挡层的整个领域上方，整个领域包括那些通孔区域，其中已经通过图案化从那些通孔区域去除了(一个或多个)非导电阻挡层8。用于(一个或多个)导电阻挡层的适合的材料的示例包括金属或导电化合物，诸如例如导电性的钛氮化物(TiN)。可通过溅射或蒸镀来淀积保形(一个或多个)导电阻挡层。

可替代地，可通过ALD、MVD、CVD或者无电或电镀敷来淀积保形(一个或多个)导电阻挡层。保形导电阻挡层可包括具有不同的特性的不同的金属层的堆叠，诸如显示出比上层金属更好的对下面的层的材料的粘附性的下层金属，以及显示出比下层更好的电导率的上层。(一个或多个)导电阻挡层优选地具有大于约50nm的总体厚度，但是也可以具有较小的总体厚度。

然后图案化(一个或多个)导电阻挡层9以限定像素导体阵列，每个像素导体都经由相应的通孔10与相应的漏极导体3接触。光刻、剥离和激光消蚀是用于图案化毯覆式的(一个或多个)导电阻挡层9而不引起对下面的(一个或多个)非导电阻挡层8的显著损害的技术的示例。

然后通过粘着剂30将完整的控制组件固定到光学介质组件32，光学介质组件32的操作至少一定程度地依赖于来自像素导体(诸如例如电泳介质或有机发光二极管(OLED))的电荷注入。光学介质组件可包括在光学介质(诸如例如电泳介质)的与像素导体9相对的侧的共同的对电极。像素导体的暴露(即没有被绝缘材料完全地覆盖)也可以是重要的，例如在依赖于像素导体和例如要被测试的流体之间的直接接触的传感器装置中。

可以通过例如一个或多个包封膜/层将控制组件和光学介质组件的组合包封在一起，但是阻挡层对于保护例如半导体沟道和/或源电极-漏电极免受劣化物质的损害仍然是有用的，其中劣化材料可能来源于光学介质组件或用于将光学介质组件层叠到控制组件的粘着剂。

第二实施例

通过图3和图4例示第二实施例。直到淀积一个或多个有机钝化层7的步骤，本第二实施例都与第一实施例相同。

然后图案化(一个或多个)有机钝化层7和限定了晶体管阵列的堆叠的一个或多个层以限定至少一个或多个通孔10，通孔10向下延伸到限定了晶体管的堆叠中的相应的漏极导体3。适合的图案化技术的示例包括：激光消蚀、使用湿法刻蚀的光刻以及等离子体刻蚀，或其组合。

然后将毯覆式的(一个或多个)导电阻挡层9保形地淀积在(一个或多个)有机钝化层的整个领域上方，整个领域包括那些通孔区域，其中已经通过图案化从那些通孔区域去除了(一个或多个)有机钝化层7。用于(一个或多个)导电阻挡层的适合的材料的示例包括金属或导电化合物，诸如例如导电性的钛氮化物(TiN)。可通过溅射或蒸镀来淀积保形(一个或多个)导电阻挡层。可替代地，可通过ALD、MVD、CVD或者无电镀敷或电镀敷来淀积保形(一个或多个)导电阻挡层。

然后图案化(一个或多个)导电阻挡层9图案化以限定像素导体阵列，每个像素导体9都经由相应的通孔10与相应的漏极导体3接触。光刻、剥离和激光消蚀是用于图案化毯覆式的(一个或多个)导电阻挡层9的技术示例。

然后在堆叠的上表面的整个领域上方(包括通孔10的区域中)淀积一个或多个非导电阻挡材料以形成(一个或多个)非导电阻挡层8。用于(一个或多个)非导电阻挡层8的厚度、成分和淀积技术可以与上文所述的用于第一实施例的厚度、成分和淀积技术相同。

然后图案化(一个或多个)非导电阻挡层8以暴露每个像素导体9的部分。适合的图案化技术的一个示例是光刻，光刻涉及图案化抗蚀剂材料的淀积以形成掩模并且通过抗蚀剂掩模来刻蚀(一个或多个)非导电阻挡层。执行图案化以使得不暴露下面的(一个或多个)有机钝化层7中的任何一个，并且更具体地以便将(一个或多个)非导电阻挡层8保留在每个像素导体9的整个周边部分16上(使得(一个或多个)非导电阻挡层8重叠像素导体9的全部周边部分)，以及保留在通孔区域以及紧密围绕通孔的区域18的整个领域上方。在图3和图4中，附图标记13表示(一个或多个)非导电阻挡层8下方的像素导体9的边缘；参考标记11和12表示经图案化的(一个或多个)非导电阻挡层8的边缘；并且图4中的划线部分表示像素导体9的暴露的部分。

已经发现的是，保形(一个或多个)导电阻挡层9可能在通孔的领域中显示出针孔。这些针孔是由于通过一些图案化处理(诸如激光消蚀)形成的通孔的区域中下面的表面的粗糙所引起的。也已经发现的是，通过一些图案化处理(诸如激光消蚀)形成通孔10可能部分或完全地去除通孔10的区域中的漏极导体3。由于这两个原因，在通孔10的区域中保留(一个或多个)非导电阻挡层8是有效地。

此外，参考图7(a)，已经发现的是，用于形成通孔10的一些图案化处理会导致通孔10周围的区域40中的漏极导体6的部分轻微地剥离下面的衬底1(例如塑料支撑膜上的平坦化层)，并且由此暴露下面的衬底1；以及本申请的发明人已经发现的是，原子层淀积(ALD)对于确保在漏极导体6的这些翘起的部分下方的非导电阻挡材料的淀积覆盖这些领域中的下面的衬底1的任何暴露的部分都是特别有效的，即使是在这些领域并不由导电阻挡层9所覆盖的情况下(如由图7(b)所例示的)。这更好地防止了劣化物质进入下面的衬底的入口，这样的物质可从该入口迁移到晶体管阵列的更敏感的部分。

然后用与用于第一实施例的如图1中所示的相同的方式，通过粘着剂将完整的控制组件固定到光学介质组件。

在第二实施例的一个变化中，还从通孔10的区域中的导电阻挡层9上方去除了(一个或多个)非导电阻挡层8。

第三实施例

图5例示了第三实施例。第三实施例与第二实施例一致，除了(通过例如狭缝涂覆或旋转涂覆)淀积平坦化层14以及图案化平坦化层14以暴露每个像素导体9的领域的大部分并且为通孔区域10中的(一个或多个)非导电阻挡层8的淀积提供更平坦的表面。这个更平坦的表面有助于在接下来的步骤中淀积高度保形的非导电阻挡层8。用于平坦化层14的材料的一个示例是抗蚀剂材料，其中抗蚀剂材料在溶剂中的溶解度可通过照射来改变；在照射之后，通过将平坦化层暴露于所述溶剂来去除除了通孔区域中之外的每个地方的平坦化层14。如上文所提到的，用于开口通孔的一些处理(诸如激光消蚀)会导致粗糙的表面以及在例如通孔10的底部处的漏极导体3的边缘部分的上翘，这样的上翘会在漏极导体的这些边缘部分和下面的衬底之间留下小间隙。在导电阻挡层9上方使用平坦化层14会使得可以将并不高度保形的淀积处理用于淀积非导电阻挡材料8。

所完成的控制组件的平面图与由图4所例示的第二实施例的平面图相同。

然后用与用于第一实施例的如图1中所示的相同的方式，通过粘着剂将完整的控制组件固定到光学介质组件。

在图3到5中所例示的技术的一个变化中，非导电阻挡层8没有被图案化，并且光学介质组件32是电泳介质组件。本申请的发明者已经发现的是，即使在驱动电路包括薄的非导电阻挡层8的情况下，双稳态电泳介质组件所需要的小量的电荷载流子注入也是可实现的。在液晶显示器(LCD)光学介质的情况下，也可以在像素电极9的完整的领域上方保留非导电阻挡层。

第四实施例

在图6中例示了第四实施例。第四实施例与第二实施例一致，除了在经图案化的(一个或多个)非导电阻挡层8的整个领域(包括其中非导电阻挡层并未覆盖在像素导体9上的区域)上方淀积另外的导体层15，然后图案化导体层15以形成像素导体的第二阵列，其中像素导体的第二阵列中的每个像素导体都与下面的像素导体9的阵列中相应的一个像素导体接触。相同的技术可用作对第三实施例的补充。在任一种情况下，所得的控制组件的平面图基本与由图2所例示的第一实施例的控制组件的平面图基本相同。

在非导电阻挡层8和导电阻挡层9上方设置另外的导体层15可改善对使得例如半导体沟道和源电极-漏电极免受水分或其它劣化物质的损害的保护，还增大像素导体的领域。

然后用与用于第一实施例的如图1中所示的相同的方式，通过粘着剂将完整的控制组件固定到光学介质组件。

第五实施例

图8中例示了第五实施例。第五实施例与第一实施例一致，除了非导电阻挡层8代替地形成在栅极电介质5上方，其中非导电阻挡层8包括一个或多个有机绝缘层并且在限定了栅极导体6的经图案化的导体层下方。将非导电阻挡层8淀积在栅极电介质5的整个领域上方，并且在向下通过钝化层(一个或多个)7、栅极电介质5和半导体层4形成通孔10时，将非导电阻挡层8与栅极电介质(以及半导体层4)一起图案化。非导电阻挡层8由此出现在其中导体层6和导体层9两者都不直接覆盖在栅极电介质5上的全部区域中；并且非导电阻挡层8和两个导体层6、9的组合提供了使得半导体沟道和源电极-漏电极免受水分或劣化物质的损害的有效的保护。根据本第五实施例的一个变化，非导电阻挡层直接形成在限定了栅极导体6的经图案化的导体层上方。同样，非导电阻挡层8由此出现在其中导体层6和导体层9两者都不直接覆盖在栅极电介质5上的全部区域中。

然后用与用于第一实施例的如图1中所示的相同的方式，通过粘着剂将完整的控制组件固定到光学介质组件。

在上文所描述的实施例中的每个中，导电和非导电阻挡层8、9在相同的条件下(例如湿度、温度)都显示出了比在下面的有机钝化/电介质层(一个或多个)5、7低的水蒸气透过率(WVTR)，使得在全部区域中更好地保护例如半导体沟道和源电极-漏电极免受进入的劣化化学物质的损害，其中全部区域包括阻挡层(一个或多个)的导电部分不覆盖在有机钝化/电介质层(一个或多个)上的像素导体之间的区域。例如，已经发现的是，附加通过ALD所淀积的25nm和50nm的AlOx/TiOx的层可将有机层的堆叠的WVTR减小约100到1000倍之间。已经发现的是，附加通过DC溅射所淀积的导电金属层可将有机层的堆叠的WVTR减小约1000到10000倍之间。

根据以上所述的实施例中的每个的技术经由一个或多个图案化的导体层提供良好的水分保护，而不在使得例如半导体沟道和源电极-漏电极免受水分损害的保护中留下任何间隙，同时在经图案化的导体层的单独的元件之间实现良好的隔离(避免短路)。在图1到7的实施例中，在实现这些优点的同时，使像素导体暴露用于实现例如与外部元件(诸如需要来自像素导体的电荷注入的显示器介质)的良好的欧姆接触，或者用于在传感器装置的情况下接触物质。

以上所述的技术不限于将任何特定的材料用于例如源电极-漏电极、半导体、栅极电介质和钝化层。但是，用于源电极-漏电极的材料的示例是金属层或两个或更多金属子层的堆叠；用于半导体的材料的示例是有机共轭半导体聚合物；以及用于栅极电介质和钝化层的材料的示例是有机聚合物。

除了上文明确提到的任何变型，对本领域的技术人员来说明显的是，在本发明的范围内可对所描述的实施例进行各种其它变型。