介电组合物、介电元件、电子组件和层压电子组件的制作方法

本发明涉及介电组合物和利用介电组合物的介电元件，也涉及电子组件和层压电子组件，更具体地讲，本发明涉及有利用于具有相对高额定电压的中压和高压应用的介电组合物、介电元件、电子组件和层压电子组件。

现有技术

近年来，由于电子电路达到较高密度，介电元件微型化一直有很大需求，并且电子组件(如层压陶瓷电容器)微型化与增加的容量共同快速发展，而其应用也正在扩大。因此，需要各种特性。

例如，由于用于提供高升压的电路，用于装置的中压和高压电容器通常具有超过100V的额定电压，所述装置例如发动机控制模块(ECM)、燃料注入装置、电子控制节流阀、逆变器、变换器、高密度放电(HID)前灯装置、混合发动机电池控制装置和数字静态照相机。即，在施加高DC偏压时，这样的中压和高压电容器需要高介电常数。同时，为了限制介电元件的自加热，也需要在施加高DC偏压时有低介电损耗。

然而，设计常规介电组合物基于以下假设：它们在例如施加约1V/µm低DC偏压时使用。这意味着，如果在施加高DC偏压时使用具有包含常规介电组合物的介电层的电子组件，就有减小介电常数的问题。DC偏压越高，这一问题变得越明显，尤其在具有很薄层的层压陶瓷电容器中，因为介电常数倾向于减小。

为了解决上述问题，以下所述专利文献1描述一种介电组合物，所述介电组合物包括主组分，所述主组分包含：具有0.02%重量或更小碱金属氧化物含量的钛酸钡；至少一种选自氧化铕、氧化钆、氧化铽、氧化镝、氧化钬、氧化铒、氧化铥和氧化镱的化合物；锆酸钡、氧化镁和氧化锰；所述主组分由以下组成式表示：{BaO}mTiO2 + αR2O3 + βBaZrO3 + γMgO + gMnO (其中R2O3为至少一种选自Eu2O3、Gd2O3、Tb2O3、Dy2O3、Ho2O3、Er2O3、Tm2O3和Yb2O3的化合物；并且α、β、γ和g表示摩尔比，且在以下范围内：0.001≤α≤0.06，0.005≤β≤0.06，0.001<γ≤0.12，0.001<g≤0.12，γ+g≤0.13，且1.000<m≤1.035)；所述介电组合物包含相对于100mol主组分按SiO2当量计0.2-5.0mol的氧化硅作为辅组分。

然而，在施加5V/µm DC偏压时，如专利文献1所述的介电组合物具有相对大的介电常数，但在施加8V/µm较高DC偏压时，介电常数显著减小，因此，这不足以应对伴随中压和高压电容器的微型化和较高容量的薄层。另外，专利文献1提到介电损耗，但这涉及不施加DC偏压时的值，没有提到施加8V/µm高DC偏压时的介电损耗。

因此，在施加8V/µm DC偏压时同时具有高介电常数和低介电损耗的介电组合物合乎需要。

现有技术文献

专利文献

专利文献1 JP 3334607 B2

发明概述

发明要解决的问题

鉴于上述情况，本发明的目的在于提供一种介电组合物，所述介电组合物有利用于具有相对高额定电压的中压和高压应用，在施加至少8V/µm DC偏压时，具有800或更大的相对高的介电常数，且具有4%或更小的相对低的介电损耗，本发明的目的也在于提供利用所述介电组合物的介电元件、电子组件和层压电子组件。

另外，根据本发明，将施加到介电组合物、介电元件、电子组件和层压电子组件的直流电场称为DC(直流)偏压。另外，由于施加DC偏压改变的介电组合物的介电常数和电容量等的特性称为DC偏压特性。

问题解决的手段

为了达到上述目的，本发明的介电组合物具有由(BiaNabSrcBad) (αxTi1-x)O3表示的主组分，

其特征在于α为选自Zr和Sn至少之一；并且

a、b、c、d和x满足以下关系：0.140≤a≤0.390，0.140≤b≤0.390，0.200≤c≤0.700，0.020≤d≤0.240，0.020≤x≤0.240，和0.950≤a+b+c+d≤1.050。

应注意到，a、b、c、d和x表示有三个氧原子时Bi、Na、Sr、Ba和α(包括Zr和/或Sn)的原子数比。

本发明的介电组合物具有上述组成，因此，在施加至少8V/µm DC偏压时，可达到800或更大的相对高的介电常数和4%或更小的相对低的介电损耗。

优选a、b、c、d和x满足以下关系：0.200≤a≤0.390，0.200≤b≤0.390，0.300≤c≤0.700，0.020≤d≤0.200，0.020≤x≤0.200，和0.950≤a+b+c+d≤1.050。

本发明的介电元件包含上述介电组合物。

本发明的电子组件提供有包含上述介电组合物的介电层。

本发明的层压电子组件具有通过交替层压内电极层和包含上述介电组合物的介电层形成的层压部分。

发明优点

本发明的介电元件、电子组件和层压电子组件有利用于具有相对高额定电压的中压和高压电容器。本发明使得可能提供一种介电组合物，在施加至少8V/µm DC偏压时，所述介电组合物具有800或更大的相对高的介电常数，和4%或更小的相对低的介电损耗，也可能提供利用所述介电组合物的介电元件、电子组件和层压电子组件。

对包含上述介电组合物的介电元件、电子组件和层压电子组件的应用没有特别限制，但它们可用于在施加高DC偏压时需要高介电常数的电路保护缓冲电容器或平滑电容器。

另外，本发明的介电组合物在不含铅下具有极佳性能。因此，从环境观点，本发明的介电组合物、介电元件、电子组件和层压电子组件是突出的。

附图简述

图1为根据本发明的一个实施方式的陶瓷电容器的示意图；

图2为根据本发明的不同实施方式的层压陶瓷电容器的横截面图；并且

图3为示意显示根据本发明的一个示例性实施方案的DC偏压特性曲线和常规基于BaTiO3的介电组合物的DC偏压特性曲线的曲线图。

发明实施方式

以下描述本发明的优选实施方式，在一些情况下参考附图。应了解，在附图中，相同参考符号用于相同或相当的要素，且不再重复描述。

如图1中所示，本发明的一个实施方式的单层陶瓷电容器100包括盘形介电体1和电极对2, 3。通过在介电体1的两个表面上形成电极2, 3，得到单层陶瓷电容器100。对介电体1和电极2, 3的形状没有特别限制。另外，对其尺寸没有特别限制，应根据应用设定适合尺寸。

介电体1由具有通式(BiaNabSrcBad) (αxTi1-x)O3表示的主组分的介电组合物形成。

在上述通式中，α为选自Zr和Sn至少之一。另外，从得到均匀晶粒的观点，α优选至少为Zr。

在上述通式中，a满足0.140≤a≤0.390。如果a小于0.140或大于0.390，则在施加8V/µm DC偏压时介电常数下降或介电损耗增加，或者得不到作为陶瓷瓷器烧结的压块。

另外，a优选满足0.200≤a≤0.390，更优选满足0.213≤a≤0.390。通过控制a到这种范围，可设想在介电组合物中增加的介电常数和减小的介电损耗。

在上述通式中，b满足0.140≤b≤0.390。如果b小于0.140或大于0.390，则在施加8V/µm DC偏压时介电常数下降或介电损耗增加，或者得不到作为陶瓷瓷器烧结的压块。

另外，b优选满足0.200≤b≤0.390，更优选满足0.213≤b≤0.390。通过控制b到这种范围，可设想在介电组合物中增加的介电常数和减小的介电损耗。

在上述通式中，c满足0.200≤c≤0.700。如果c小于0.200或大于0.700，则在施加8V/µm DC偏压时介电常数下降或介电损耗增加，或者得不到作为陶瓷瓷器烧结的压块。

另外，c优选满足0.300≤c≤0.700，更优选满足0.400≤c≤0.700。通过控制c到这种范围，可设想在介电组合物中增加的介电常数和减小的介电损耗。

在上述通式中，d满足0.020≤d≤0.240。如果d小于0.020或大于0.240，则在施加8V/µm DC偏压时介电常数下降或介电损耗增加，或者得不到作为陶瓷瓷器烧结的压块。

另外，d优选满足0.020≤d≤0.200，更优选满足0.020≤d≤0.150。通过控制d到这种范围，可设想在介电组合物中增加的介电常数和减小的介电损耗。

在上述通式中，x满足0.020≤x≤0.240。如果x小于0.020或大于0.240，则在施加8V/µm DC偏压时介电常数下降或介电损耗增加，或者得不到作为陶瓷瓷器烧结的压块。

另外，x优选满足0.020≤x≤0.200，更优选满足0.020≤x≤0.100。通过控制x到这种范围，可设想在介电组合物中增加的介电常数和减小的介电损耗。

另外，在上述通式中，a、b、c和d满足0.950≤a+b+c+d≤1.050。如果a+b+c+d小于0.950或大于1.050，则不可能得到足够烧结密度，并减小绝缘电阻，因此，难以在施加高DC偏压时使用介电组合物。

另外，a、b、c和d优选满足0.980≤a+b+c+d≤1.050，更优选满足0.980≤a+b+c+d≤1.020。通过控制a、b、c和d到这种范围，可设想在介电组合物中增加的介电常数和减小的介电损耗。

即，这一实施方式的介电组合物使得在施加8V/µm DC偏压时，可能达到800或更大的相对高的介电常数，和4%或更小的相对低的介电损耗。

这一实施方式的电介质为铁电成分的组合，并且通过提供这一具体组合，在施加8V/µm DC偏压时，可能达到800或更大的相对高的介电常数，和4%或更小的相对低的介电损耗。

从得到足以实际用于介电组合物的介电常数的观点，由上述通式表示的主组分含量优选为基于介电组合物整体至少90%质量。另外，除了主组分外，介电组合物还可包含一种或多种选自Zn、Mn、Co、Ni、Al和Si的元素的氧化物作为辅组分。另外，介电组合物还可包括在制备过程期间可能变得混合的杂质，例如P和Zr。

介电组合物的组成可通过X-射线荧光分析或通过电感耦合等离子(ICP)原子发射光谱测定。

在理论密度为100%时，上述介电组合物的相对密度优选为95%或更大。在此情况下，在本说明书中，相对密度指该密度的实际测定值与理论密度之比。应注意到，例如用通过X-射线衍射得到的晶格常数和基于完美晶体得到的化学计量比，可计算介电组合物的理论密度。例如，可通过阿基米德法得到介电组合物密度的实际测定值。通过改变烧制温度或烧制时间等，可调节介电组合物的相对密度。

以下描述制备图1中所示陶瓷电容器的方法的实例。

首先，制备氧化铋(Bi2O3)、碳酸钠(Na2CO3)、碳酸锶(SrCO3)、碳酸钡(BaCO3)、氧化锆(ZrO2)、氧化锡(SnO2)和氧化钛(TiO2)等的粉末，作为介电体1的原料。

然后，以经烧制介电组合物(烧结压块)满足根据这一实施方式的介电组合物组成的方式称出上述粉末原料。

然后用球磨等湿混经称重原料。通过煅烧由湿混得到的混合物得到经煅烧制品。在此时，一般在空气下进行煅烧。另外，煅烧温度优选为700-900℃，煅烧时间优选为1-10小时。

在球磨等中湿磨所得经煅烧制品，随后干燥得到经煅烧粉末。然后向所得经煅烧粉末加入粘合剂，并进行压模，以得到模制品。对可用的粘合剂没有特别限制，其条件为它是常规用于此技术领域的粘合剂。可列举粘合剂的具体实例包括聚乙烯醇(PVA)等。对所加粘合剂的量没有特别限制，但在把经煅烧粉末认作为100%重量时，优选加入1-5%重量的量。另外，在压模期间的模制压力优选为约5×10² MPa。对模制品的形状没有特别限制。根据这一实施方式形成圆盘形，但可同样形成立方形或其它形状。

通过烧制所得模制品得到介电体1。在此，烧制一般在空气下进行。另外，烧制温度优选为950-1400℃，烧制时间优选为2-10小时。

然后在所得介电体1的两个表面上形成电极2, 3。对电极材料没有特别限制，而且使用Ag、Au、Cu、Pt、Ni等。电极通过例如气相沉积、溅射、印刷或无电镀的方法形成，但也可使用其它方法，对形成电极的方法没有特别限制。

图2为根据本发明的不同实施方式的层压陶瓷电容器的横截面图。如图2中所示，本发明的一个实施方式的层压陶瓷电容器200包括电容器元件层压体5，该层压体5具有其中介电层7和内电极层6A, 6B交替堆叠的结构。在元件层压体5的两端形成端电极对11A, 11B，端电极对分别用在元件层压体5内交替布置的内电极层6A, 6B导电。对元件层压体5的形状没有特别限制，但一般为立方形。另外，对其尺寸没有特别限制，应根据应用设定适合尺寸。

介电层7包括该实施方式的介电组合物。

每层介电层7的厚度可自由设定，可例如为1-100µm，但没有特别限制。

内电极层6A, 6B以平行方式提供。内电极层6A以其一端暴露于层压体5的端表面的方式形成，在该端表面处形成端电极11A。另外，内电极层6B以其一端暴露于层压体5的端表面的方式形成，在该端表面处形成端电极11B。另外，内电极层6A和内电极层6B以其大部分在堆叠方向重叠的方式布置。

例如，可用例如Au、Pt或Ag的金属作为内电极层6A, 6B的材料，但没有特别限制，也可使用其它金属。

端电极11A, 11B提供于层压体5的端表面，与暴露于所述端表面的内电极层6A, 6B的末端接触。因此，端电极11A, 11B分别电连接到内电极层6A, 6B。端电极11A, 11B可包括具有Ag、Au、Cu等的导电材料作为其主组分。端电极11A, 11B的厚度尤其根据层压介电元件的应用和尺寸适当设定。厚度可设定在10-50µm，但没有特别限制。

以上描述根据本发明的实施方式的单层陶瓷电容器和层压陶瓷电容器。根据该实施方式的介电组合物在施加高DC偏压时具有高介电常数和低介电损耗，因此，可有利用于例如具有相对高额定电压的中压和高压电容器。

另外，本发明不限于上述实施方式。例如，也可用根据这一实施方式的包含介电组合物的介电层在半导体装置等中作为介电元件。例如，根据本发明，可提及薄膜电容器等作为介电元件，其中将本发明的介电组合物制成薄膜，并结合到基体上，例如半导体装置。

另外，可在此实施方式中自由使用介电组合物以外的已知结构。另外，在制造陶瓷电容器时，可通过已知方法制备经煅烧粉末，例如水热合成。另外，也可作为前体制备、混合和烧结(Bi0.5Na0.5)TiO3、SrTiO3、BaZrO3或BaSnO3等。

这一实施方式的电介质为铁电成分的组合，并且通过提供这一具体组合，在施加8V/µm DC偏压时，可能达到800或更大的相对高的介电常数，和4%或更小的相对低的介电损耗。

也可将这一实施方式的介电组合物称为铁电成分的组合，例如(Bi0.5Na0.5)TiO3和SrTiO3、BaZrO3和BaSnO3。通过铁电成分的这种具体组合，在施加至少8V/µm DC偏压时，可能达到800或更大的相对高的介电常数，和4%或更小的相对低的介电损耗。

示例性实施方案

以下通过示例性实施方案和比较性实施例更详细地描述本发明。然而，本发明不限于以下示例性实施方案。

示例性实施方案1-17和比较性实施例1-8

制备氧化铋(Bi2O3)、碳酸钠(Na2CO3)、碳酸锶(SrCO3)、碳酸钡(BaCO3)、氧化锆(ZrO2)、氧化锡(SnO2)和氧化钛(TiO2)的粉末，作为原料。

然后，以经烧制介电组合物(熔结压块)满足表1中所示组成的方式称出上述粉末原料。在此，应注意到，表1中的a、b、c、d和x分别表示以下通式(1)中的a、b、c、d和x的数值。

(BiaNabSrcBad) (αxTi1-x)O3 (1)

然后用球磨湿混经称重原料粉末，随后，在空气下在850℃煅烧所得混合物2小时，以得到经煅烧制品。在球磨中湿磨所得经煅烧制品，以得到经煅烧粉末。然后将1%重量PVA加到经煅烧粉末，经煅烧粉末认作为100%重量，在约5×10² MPa压力进行模压，得到具有约17mm直径和1mm厚度平面尺寸的圆盘形模制品。

然后在使相对密度为95%或更大的条件下在950-1400℃烧制温度和2-10小时烧制时间在空气下烧制所得模制品，以得到介电组合物样品。在测定所得介电样品密度时，所有样品的密度为相对于理论密度95%或更大。

分析所得介电组合物样品的组成。组成通过X-射线荧光分析法分析。结果证明，经烧结压块的组成等同于表1中的组成。

为了制造电容器样品，在所得介电组合物样品的两个表面上气相沉积Ag电极。

测定各所得电容器样品没有DC偏压施加的介电常数、在施加8V/μm DC偏压时的介电常数(ε)和在25℃室温的介电损耗。

将DC偏压发生器(Glassman High Voltage, WX10P90)连接到数字LCR计(Hewlett-Packard, 4284A)，并在施加8V/µm DC偏压的同时，在25℃室温由所述数字LCR计在1Vrms和1kHz条件下测定介电常数和介电损耗。

在表1中显示关于示例性实施方案和比较性实施例的各介电组合物样品在25℃室温施加8V/μm DC偏压时的介电常数和介电损耗。

应注意到，表中的节线“-”表示介电组合物样品不紧密烧结，且不能在施加高DC偏压时进行测定。另外，在示例性实施方案中，认为在施加8V/μm DC偏压时800或更大的介电常数是良好的，认为900或更大的介电常数更好。另外，认为在施加8V/μm DC偏压时4%或更小的介电损耗是良好的，认为3%或更小的介电损耗更好。

表1

可从上看到，a、b、c、d和x满足0.140≤a≤0.390、0.140≤b≤0.390、0.200≤c≤0.700、0.020≤d≤0.240、0.020≤x≤0.240和0.950≤a+b+c+d≤1.050的示例性实施方案1-17的介电组合物在施加8V/μm DC偏压时具有800或更大的介电常数和4%或更小的介电损耗，且这些组合物在优选的范围。

另外，a、b、c、d和x满足0.200≤a≤0.390、0.200≤b≤0.390、0.300≤c≤0.700、0.020≤d≤0.200、0.020≤x≤0.200和0.950≤a+b+c+d≤1.050的示例性实施方案1-7、10、11和13-17的介电组合物在施加8V/μm DC偏压时具有900或更大的介电常数和3%或更小的介电损耗。

与此相比，不满足0.140≤a≤0.390、0.140≤b≤0.390、0.200≤c≤0.700、0.020≤d≤0.240、0.020≤x≤0.240和0.950≤a+b+c+d≤1.050至少之一的比较性实施例1-8的介电组合物在施加8V/μm DC偏压时具有小于800的介电常数或大于4%的介电损耗，或者不可能测定介电常数。

另外，对示例性实施方案3的电容器样品改变在0-8V/μm范围施加的DC偏压，并测定介电常数。测定结果与常规基于BaTiO3的电容器样品的介电常数变化概要一起显示于图3中。

从图3明显看出，在常规基于BaTiO3的电容器样品的情况下，介电常数随施加的DC偏压增加急剧下降，而在本申请的具有本发明介电组合物的电容器样品的情况下，甚至在增加DC偏压时保持高介电常数。

符号索引

1　　　　　　 介电体

2, 3　　　　　电极

5　　　　　　 层压体

6A, 6B　　　 内电极层

7　　　　 介电层

11A, 11B　　 端电极

100　　　　 陶瓷电容器

200　　　　 层压陶瓷电容器