本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。
背景技术：
随着半导体制程技术的发展，在存储装置方面已开发出存取速度较快的快闪存储器(flashmemory)。快闪存储器具有可多次进行信息的存入、读取和擦除等动作，且存入的信息在断电后也不会消失的特性，因此，快闪存储器已成为个人电脑和电子设备所广泛采用的一种非易失性存储器。而nand(与非门)快速存储器由于具有大存储容量和相对高的性能，广泛用于读/写要求较高的领域。近来，nand快速存储器芯片的容量已经达到2gb，并且尺寸迅速增加。已经开发出基于nand快闪存储器芯片的固态硬盘，并在便携计算机中用作存储设备。因此，近年来，nand快速存储器广泛用作嵌入式系统中的存储设备，也用作个人计算机系统中的存储设备。
一般而言，nand快闪存储器包括存储单元区(cell)、高压区域、低压区域，而对于高压区域，在栅极介电层和控制栅之间形成有多晶硅盖层，以作为后续刻蚀栅极介电层时的，但是由于多晶硅盖层和控制栅之间容易形成界面层，如图1中100所示，比如二氧化硅，这对于nand快速存储器的高压区域而言容易导致擦除状态失败。
因此，有必要提出一种新的制作方法，以解决上述问题。
技术实现要素：
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不 意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提出一种半导体器件的制造方法，可以避免在多晶硅盖层和控制之间形成界面层，防止快速存储器器件的高压区域由于界面层而导致擦除状态失败。
为了克服目前存在的问题，本发明一方面提供一种半导体器件的制作方法，该方法包括下述步骤：s1：提供半导体衬底，在所述半导体衬底上形成有隧穿介电层、浮栅和栅极介电层；s2：在所述栅极介电层上形成多晶硅盖层；s3：在所述多晶硅盖层和所述栅极介电层中形成沟槽；s4：对所述多晶硅盖层的表面和所述沟槽底部露出的浮栅的表面进行处理，以使所述多晶硅盖层和所述沟槽底部露出的浮栅的表面的氧化物转变为氟化物；s5：去除所述多晶硅盖层和所述沟槽底部的浮栅的表面的氟化物；s6：形成覆盖所述多晶硅盖层以及所述沟槽的控制栅。
进一步地，在所述步骤s4中，使用氟化铵对所述多晶硅盖层和所述沟槽底部露出的浮栅表面进行处理，以使所述多晶硅盖层和所述沟槽底部浮栅的表面的氧化物转变为氟化物。
进一步地在所述步骤s5中，通过执行热处理来去除所述氟化物，以使所述氟化物由固态转变为气态并被抽走。
进一步地，所述步骤s4和s5通过执行siconi清洗工艺完成。
进一步地，在所述步骤s4之前还包括预清洗步骤，以去除所述多晶硅盖层的表面和所述沟槽底部露出的浮栅的表面的残余物。
本发明的半导体器件的制造方法可以避免在多晶硅盖层和控制之间形成界面层，防止快速存储器器件的高压区域由于界面层而导致擦除状态失败。
本发明另一方面提供一种采用上述方法制作的半导体器件，该半导体器件包括：半导体衬底，在所述半导体衬底上依次形成有隧穿介电层、浮栅、栅极介电层、多晶硅盖层和控制栅，以及位于所述栅极介电层中的沟槽，所述控制栅覆盖所述多晶硅盖层和所述沟槽。
本发明提出的半导体器件在多晶硅盖层和控制之间不存在界面层，因而防止快速存储器器件的高压区域由于界面层而导致擦除状态失败的问题。
本发明再一方面提供一种电子装置，其包括一种半导体器件以及与所述半导体器件相连接的电子组件。
本发明提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了在多晶硅盖层和控制栅之间存在界面层的现有器件的；
图2a～图2g示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图；
图3示出了根据本发明一实施方式的半导体器件的制作方法的步骤流程图；
图4示出了根据本发明一实施方式的半导体器件的结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到” 或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了解决前述问题，即，防止在nand器件的高压区域中，在多晶硅盖层和控制栅之间形成界面层，而导致擦除状态失败，本发明提供一种半导体器件的制作方法，该方法包括下述步骤：s1：提供半导体衬底，在所述半导体衬底上形成有隧穿介电层、浮栅和栅极介电层；s2：在所述栅极介电层上形成多晶硅盖层；s3：在所述多晶硅盖层和所述栅极介电层中形成沟槽；s4：对所述多晶硅盖层的表面和所述沟槽底部露出的浮栅的表面进行处理，以使所述多晶硅盖层和所述沟槽底部露出的浮栅的表面的氧化物转变为氟化物；s5：去除所述多 晶硅盖层和所述沟槽底部的浮栅的表面的氟化物；s6：形成覆盖所述多晶硅盖层以及所述沟槽的控制栅本发明的半导体器件的制作方法，在形成多晶硅盖层之后，对所述多晶硅盖层的表面和所述沟槽底部浮栅的表面进行处理，使所述多晶硅盖层和所述沟槽底部的浮栅的表面的氧化物转变为氟化物，并随后去除该氟化物，这样由于多晶硅盖层的表面和所述沟槽底部浮栅的表面的氧化物被去除，因而在后续形成所述多晶硅盖层以及所述沟槽的控制栅后，在多晶硅盖层和控制栅之间不会存在诸如氧化层的界面层，从而避免由于界面层存在导致的诸如擦除状态失败的问题。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面将参照图2a～图2g以及图3对本发明一实施方式的半导体器件的制作方法做详细描述。
首先，执行步骤301：提供半导体衬底201，在所述半导体衬底上201形成有隧穿介电层202、浮栅203和栅极介电层204，所形成的结构如图2a所示。
其中，半导体衬底201可以是以下所提到的材料中的至少一种：si、ge、sige、sic、sigec、inas、gaas、inp或者其它iii/v化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。半导体衬底上可以形成有器件，例如nmos和/或pmos等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(sti)结构或者局部氧化硅(locos)隔离结构作为示例，在本实施例中，半导体衬底201的构成材料选用单晶，其厚度为1000～2000nm。
隧穿介电层202用作绝缘层，比如用作栅极氧化层，隧穿介电层202可以采用各种合适的材料，示例性地，在本实施例中，隧穿介电层202用二氧化硅，其厚度为
浮栅203的材料采用比如多晶硅，其通过本领域常用的pvd、cvd、ald形成。示例性地，在本实施例中通过cvd方法形成浮栅203，其厚度为
栅极介电层204可以选用各种合适的介电材料，示例性在本实施例中，为了提高各层之间的界面性能，并具有高的介电常数，栅极介电层204采用ono结构，即氧化层/氮化层/氧化层结构，其中第一层氧化层即位于浮栅203之上的氧化层，可以通过热氧化法形成，氧第一层氧化层之上的氮化层，比如氮化硅，可以通过诸如pvd、cvd、ald等工艺形成，而第二次氧化层可以通过诸如pvd、cvd、ald以及热氧化工艺形成，这些工艺是本领域常用工艺，在此将不对其具体操作进行详细描述。
接着，执行步骤302，在所述栅极介电层204上形成多晶硅盖层205，所形成的结构如图2b所示。
如图2b所示，在栅极介电层204上，即在ono层204上形成多晶硅盖层205，该多晶硅盖层205可以作为后续ono刻蚀的阻挡层。示例性地。在本实施例中，通过cvd工艺形成所述多晶硅盖层205，其厚度为
接着，执行步骤303，在所述多晶硅盖层205和所述栅极介电层204中形成沟槽206，所述沟槽206暴露所述浮栅203，所形成的结构如图2c所示。
示例性，在本实施例中，通过合适的光刻以及刻蚀工艺在所述多晶硅盖层205和所述栅极介电层204中形成沟槽206，所述沟槽206暴露所述浮栅203，以便在器件的高压区域可以实现各种mos晶体管的功能。所述蚀刻工艺可以为湿法刻蚀工艺或干法蚀刻工艺，干法 蚀刻工艺包括但不限于：反应离子蚀刻(rie)、离子束蚀刻、等离子体蚀刻或者激光切割。所述干法蚀刻的源气体可以包括cf4、chf3或其他碳氟化合物气体。
示例性，在本实施中，采用干法刻蚀工艺刻蚀所述多晶硅盖层205和所述栅极介电层204，且作为示例，在本实施例中，所述蚀刻为干法蚀刻，所述干法蚀刻的工艺参数包括：蚀刻气体包含cf4、chf3等气体，其流量分别为50sccm～500sccm、10sccm～100sccm，压力为2mtorr～50mtorr，其中，sccm代表立方厘米/分钟，mtorr代表毫毫米汞柱。
进一步，由于在步骤302中形成多晶硅盖层205之后，以及在步骤103中，由于环境存在氧，而使得多晶硅盖层，甚至沟槽206底部的浮栅表面形成氧化层207，比如二氧化硅，这样如果在步骤103之后直接控制栅，则会如图2d所示，在多晶硅盖层205和控制栅208之间存在介电层207，这样会导致器件的高压区域出现问题，例如擦除状态失败。因此，在本实施例中，为了避免出现这种情况，在执行完步骤303之后，并未直接形成控制栅，而是先对氧化层207进行处理，这将在下文描述。
可以理解的是，沟槽206不必在器件的所有区域形成，例如对于nand器件而言，沟槽206仅在器件的高压区域和低压区域形成，而在器件的存储单元区域是没有形成的。当然，在其他器件中，也可能根据具体情形做出改变。
接着，执行步骤304，对所述多晶硅盖层205的表面和所述沟槽206底部露出的浮栅203的表面进行处理，以使所述多晶硅盖层205和所述沟槽底部露出的浮栅203的表面的氧化物转变为氟化物，所形成的结构如图2e所示。
示例性，在本实施例中，使用氟化铵(nh4f)处理所述氧化层207，以是氧化层207转变为氟化物层209。具体反映过程为：nh4f+sio2→(nh4)2sif6(solid)+h2o。示例性，在本实施例中，反映温度为10℃至50℃。
接着，执行步骤305，去除所述多晶硅盖层205和所述沟槽206底部露出的浮栅203的表面的氟化物，所形成的结构如图2f所示。
由于氟化物，比如(nh4)2sif6为易挥发固体，通过加热即可使其由固态转变为气态，从而被抽气装置抽取反应腔室。示例性地，在本实施例中，通过退火工艺来去除氟化物层209，退火温度为100℃～300℃，退火时间为1分钟至30分钟。
可以理解的是，步骤304和步骤305可以分别各自完成，也可以使用siconi清洗工艺在同一腔室中完成。siconi工艺主要包括两个步骤：nf3/nh3远程电浆刻蚀和原位退火，这两步都在同一腔室体内完成。在刻蚀过程中，晶圆被放置在温度被严格控制在35℃的底座上，低功率的电浆将nf3和nh3转变成氟化氨(nh4f)和二氟化氨。氟化物在晶圆表面冷凝，并优先与氧化物反应，形成六氟硅氨((nh4)2sif6)。这种硅酸盐可以在70℃以上的环境中升华。原位退火过程中，晶圆片被移动到靠近加热部件的位置，流动的氢气将热量带到晶圆片上，晶圆片在很短的时间内被加热到100℃以上，使六氟硅氨分解为气态的sif4，nh3和hf，并被抽去。
还可以理解的是，在步骤104之前还包括预清洗工艺，以去除氧化层和浮栅表面的残余物，以便更好地执行后续工艺。
最后，执行步骤306，形成覆盖所述多晶硅盖层205以及所述沟槽203的控制栅208，所形成的结构如图2g所示。
示例性，在本实施中，通过诸如pvd、cvd、ald等工艺形成所述多晶硅盖层205以及所述沟槽203的多晶硅层，以作为控制栅。
可以理解的是，在本实施例中，当完成该步骤后，多晶硅盖层205和该步骤所形成的多晶硅层会融合，在后续中共同作为控制栅的电极材料层，附图中仅是为了便于示出本发明的各步骤，所以多晶硅盖层和本步骤中形成的多晶硅采用不同的表示方式。
至此，完成了根据本发明实施例的方法实施的工艺步骤，可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，其都包括在本实施制作方法的范围内。
实施例二
本发明还提供一种半导体器件，如图4所示，半导体器件400包括：半导体衬底401，在所述半导体衬底401上依次形成有隧穿介电层402、浮栅403、栅极介电层404、多晶硅盖层405和控制栅407，以及位于所述栅极介电层405中的沟槽406，所述控制栅407覆盖所述多晶硅盖层405和所述沟槽406。
其中半导体衬底401可以是以下所提到的材料中的至少一种：si、ge、sige、sic、sigec、inas、gaas、inp或者其它iii/v化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。半导体衬底上可以形成有器件，例如nmos和/或pmos等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(sti)结构或者局部氧化硅(locos)隔离结构作为示例。在本实施例中，半导体衬底401的构成材料选用单晶硅。
隧穿介电层402用作绝缘层，比如用作栅极氧化层，隧穿介电层202可以采用各种合适的材料，示例性地，在本实施例中，隧穿介电层202用二氧化硅，其厚度为
浮栅403的材料采用比如多晶硅，其通过本领域常用的pvd、cvd、ald形成。示例性地，在本实施例中通过cvd方法形成浮栅203，其厚度为
栅极介电层404可以选用各种合适的介电材料，示例性在本实施例中，为了提高各层之间的界面性能，并具有高的介电常数，栅极介电层404采用ono结构，即氧化层/氮化层/氧化层结构，其中第一层氧化层即位于浮栅403之上的氧化层，可以通过热氧化法形成，氧第一层氧化层之上的氮化层，比如氮化硅，可以通过诸如pvd、cvd、 ald等工艺形成，而第二次氧化层可以通过诸如pvd、cvd、ald以及热氧化工艺形成，这些工艺是本领域常用工艺，在此将不对其具体操作进行详细描述。
多晶硅盖层405、沟槽406以及控制栅407通过本领域常用方法形成，在此不再赘述。
可以理解的是，在本实施例中，多晶硅盖层405和控制栅407会融合，在后续中共同作为控制栅的电极材料层，附图中仅是为了便于示出各器件层，所以多晶硅盖层405和控制栅407采用不同的表示方式。
实施例三
本发明的再一个实施例提供一种电子装置，包括上述半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件包括：半导体衬底，在所述半导体衬底上依次形成有隧穿介电层、浮栅、栅极介电层、多晶硅盖层和控制栅，以及位于所述栅极介电层中的沟槽，所述控制栅覆盖所述多晶硅盖层和所述沟槽。
其中，该电子组件，可以为分立器件、集成电路等任何电子组件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、vcd、dvd、导航仪、照相机、摄像机、录音笔、mp3、mp4、psp等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。
本发明实施例的电子装置，由于使用了上述的半导体器件，因而同样具有上述优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。