技术领域本发明涉及液晶显示技术领域，尤其涉及一种阵列基板及其制造方法和包括所述阵列基板的显示装置。
背景技术：
在液晶显示技术中，公共电极可以设置在彩膜基板侧，也可以设置在阵列基板侧。在公共电极设置在阵列基板侧的情形中(底栅结构)，公共电极中的公共孔的段差基本上是栅绝缘层、刻蚀阻挡层和钝化层的厚度之和，使得公共孔的孔深较深，孔内与孔外的段差较大。结果，在后续的单元(Cell)装配过程中，在使用PI液形成导向膜的时候，会在公共电极孔的边缘处发生PI液扩散不良(诸如，不均匀)等问题，从而产生屏幕污渍(panelstain)。同样的问题存在于顶栅结构的阵列基板上，在栅绝缘层上形成连接孔而电连接薄膜晶体管的源/漏电极和像素电极图案/数据线图案时，在连接孔周围也会发生金属液扩散不良(诸如，不均匀)等问题，从而产生屏幕污染。
技术实现要素：
本发明的发明人发现，除了提高PI液或金属液的涂覆方式之外，在降低了公共孔或连接孔的段差之后，也能够缓解公共孔或连接孔的边缘处发生PI液或金属液扩散不良、从而导致屏幕污渍的问题。由此，本发明提供一种通过降低公共孔/连接孔的段差来减少屏幕污渍的阵列基板制造方法。具体地，根据本发明的一方面，提供一种制造阵列基板的方法，包括步骤在基板上形成薄膜晶体管，其中所述在基板上形成薄膜晶体管的步骤包括：在所述基板上形成第一导体层；在所述第一导体层上形成绝缘体层；在所述绝缘体层上形成至少一个公共孔连接至所述第一导体层；在所述绝缘体层上形成第二导体层的同时，在所述至少一个公共孔中的至少一部分公共孔形成与所述第二导体层相同材料的第一连接部，所述第一连接部与所述第一导体层电接触。通过本发明提供的阵列基板制造方法，在公共孔中形成与第一导体层电连接的第一连接部，由此，藉由第一连接部的厚度，使得公共孔的孔深被减小、同时保持与第一导体层的电连通，从而能够减小公共孔的段差，缓解公共孔的边缘处发生PI液或金属液扩散不良的问题，进而减少屏幕污渍。此外，由于能够在形成第二导体层的同时在公共孔中形成第一连接部，因此不需要额外的工艺步骤，不会增加制造成本。在一实施例中，所述第一导体层包括公共电极图案和所述薄膜晶体管的栅极图案，所述第二导体层包括所述薄膜晶体管的源、漏极图案及其引线，即，该阵列基板为底栅型阵列基板。其中，在所述绝缘体层上形成第二导体层的同时，在所述至少一个公共孔中形成与所述第二导体层相同材料的第一连接部的步骤包括：在使用金属材料形成所述薄膜晶体管的源、漏极图案及其引线的同时，使用所述金属材料在所述至少一个公共孔中形成第一连接部，所述第一连接部与所述公共电极图案电接触。在另一实施例中，所述第一导体层包括所述薄膜晶体管的源、漏极图案，所述第二导体层包括所述薄膜晶体管的栅极图案，即，所述阵列基板是顶栅型结构。其中，在所述绝缘体层上形成第二导体层的同时，在所述至少一个公共孔中的至少一部分公共孔中形成与所述第二导体层相同材料的第一连接部的步骤包括：在使用金属材料形成所述薄膜晶体管的栅极图案的同时，使用所述金属材料在所述至少一个公共孔中的至少一部分公共孔中形成第一连接部，所述第一连接部与所述薄膜晶体管的源、漏极图案的其中之一电接触。根据本发明的另一方面，提供一种具有薄膜晶体管的阵列基板，包括：形成在基板上的第一导体层；形成在所述第一导体层上的绝缘体层；形成在所述绝缘体层上的至少一个公共孔，所述至少一个公共孔连接至所述第一导体层；和形成在所述绝缘体层上的第二导体层；其中与所述第二导体层相同材料的第一连接部形成在所述至少一个公共孔中，所述第一连接部与所述第一导体层电接触且其厚度与所述第二导体层的厚度相同。通过本发明提供的阵列基板，在公共孔中形成有与第一导体层电连接的第一连接部，由此，藉由第一连接部的厚度，使得公共孔的孔深被减小、同时保持与第一导体层的电连通，从而能够减小公共孔的段差，缓解公共孔的边缘处发生PI液或金属液扩散不良的问题，进而减少屏幕污渍。此外，由于第二导体层和公共孔中的第一连接部在同一工艺中形成，使得两者的厚度相关，因此不需要额外的工艺步骤，不会增加制造成本。根据本发明的还一方面，提供一种显示装置，包括如上所述的阵列基板。附图说明下面将参照随附的示意性附图，仅以举例的方式，描述本发明的实施例，其中相同的附图标记表示结构相同或类似的结构或不见，其中：图1(a)为根据本发明实施例的制造阵列基板的方法的流程图；图1(b)为根据本发明实施例的制造阵列基板过程中的阵列基板的对应的高度示意性结构示图；图2(a)-(b)是根据本发明实施例的制造阵列基板过程中的阵列基板的对应的结构一的剖视图和俯视图，其中阵列基板为底栅结构；图3是根据本发明实施例的制造阵列基板过程中的阵列基板的对应的结构二的剖视图，其中阵列基板为底栅结构；图4(a)-(b)是根据本发明实施例的制造阵列基板过程中的阵列基板的对应的结构三的剖视图和俯视图，其中阵列基板为底栅结构；图5(a)-(b)是根据本发明实施例的制造阵列基板过程中的阵列基板的对应的结构四的剖视图和俯视图，其中为了方便图示，俯视图中未示出栅绝缘层和刻蚀阻挡层，其中阵列基板为底栅结构；图6(a)-(b)是根据本发明实施例的制造阵列基板过程中的阵列基板的对应的结构五的剖视图和俯视图，其中为了方便图示，俯视图中未示出栅绝缘层和刻蚀阻挡层，其中阵列基板为底栅结构；图7是根据本发明实施例的制造阵列基板过程中的阵列基板的对应的结构六的剖视图，其中阵列基板为底栅结构；图8(a)-(b)是根据本发明实施例的制造阵列基板过程中的阵列基板的对应的结构七的剖视图和俯视图，其中为了方便图示，俯视图中未示出栅绝缘层、刻蚀阻挡层和钝化层，其中阵列基板为底栅结构；图9(a)-(b)是根据本发明实施例的制造阵列基板过程中的阵列基板的对应的结构八的剖视图和俯视图，其中为了方便图示，俯视图中未示出栅绝缘层、刻蚀阻挡层和钝化层，其中阵列基板为底栅结构；和图10是通过本发明实施例的制造阵列基板的方法所形成的顶栅型阵列基板的局部示意结构剖视图。具体实施方式下面将参考附图详细描述各个实施例的其他特征和优点以及各个实施例的结构和操作。应该指出的是，本发明不限于本文中所描述的具体实施例。这些实施例呈现在本文中仅仅是为了图示的目的。基于本文中所包含的教导，附加的实施例对于本领域技术人员来说将是明显的。应该指出的是，在说明书中提到的“一个实施例”、“实施例”、“示例实施例”等表明，所描述的实施例可以包括特定的特征、结构或特性，但是每个实施例不必包括特定的特征、结构或特性。而且，这些措辞不必表示同一实施例。此外，当结合实施例描述特定特征、结构或特性时，应该理解，结合不管是否被明确示出的其他实施例来实现这样的特征、结构或特性，是在本领域技术人员的知识范围内的。如图1(a)和(b)所示，根据本发明实施例的制造阵列基板的方法包括在基板上形成薄膜晶体管，其中在基板上形成薄膜晶体管的步骤包括：S10：在基板101上形成第一导体层11；S20：在第一导体层11上形成绝缘体层12；S30：在绝缘体层12上形成至少一个公共孔105连接至第一导体层11；S40：在绝缘体层12上形成第二导体层13的同时，在至少一个公共孔105中的至少一部分公共孔中形成与第二导体层13相同材料的第一连接部106，第一连接部106与第一导体层11电接触。通过本发明上述实施例提供的阵列基板的制造方法，在公共孔中形成与第一导体层电连接的第一连接部，由此，藉由第一连接部的厚度，使得公共孔的孔深被减小、同时保持与第一导体层的电连通，从而能够减小公共孔的段差，缓解公共孔的边缘处发生PI液或金属液扩散不良的问题，进而减少屏幕污渍。此外，由于能够在形成第二导体层的同时在公共孔中形成第一连接部，因此不需要额外的工艺步骤，不会增加制造成本。示例1下面将参考附图2(a)-9(b)，基于底栅型阵列基板结构，描述根据本发明实施例的制造阵列基板的具体方法。在底栅型阵列基板结构中，第一导体层11包括公共电极图案102和薄膜晶体管的栅极图案102a，第二导体层14包括薄膜晶体管的源、漏极图案100a和100b及其引线，绝缘体层12包括栅绝缘层103或者栅绝缘层103和刻蚀阻挡层104。在绝缘体层12上形成第二导体层13的同时，在至少一个公共孔105中形成与第二导体层13相同材料的第一连接部106的步骤包括：在使用金属材料形成薄膜晶体管的源、漏极图案100a和100b及其引线的同时，使用所述金属材料在至少一个公共孔105中形成第一连接部106，第一连接部106与公共电极图案102电接触。在一个实施例中，在栅绝缘层103或栅绝缘层103和刻蚀阻挡层104上形成至少一个公共孔105连接第一导体层11的步骤包括：在栅绝缘层103上与栅极图案102a相对应的部位处形成有源层图案103a；在所形成的基板上形成刻蚀阻挡层104；在刻蚀阻挡层104的与公共电极图案102相对应的部位处形成至少一个公共孔105连接至公共电极图案102。在一具体实施例中，例如参考图2(a)-5(b)，形成公共孔的步骤为：S201：在基板101上形成栅极图案102a和对应的公共电极图案102，如图2(a)和2(b)所示，其中102b是ITO(铟锡氧化物)共电极。S202：在形成有栅极图案102a和对应的公共电极图案102的基板101上形成栅绝缘层103，如图3所示。S203：在栅绝缘层103上与栅极图案102a相对应的部位处形成有源层图案103a，例如如图4(b)所示。S204：在所形成的基板上形成刻蚀阻挡层104，如图4(a)所示；S205：在刻蚀阻挡层104的与多个公共电极图案102相对应的部位处形成至少一个公共孔105，至少一个公共孔105形成为通至公共电极图案102的通孔，如图5(a)和5(b)所示。S206：使用金属材料在有源层图案103a上形成源、漏电极100a和100b及其引线，如图6(b)所示。期间，在使用金属材料形成有源层图案103a的源、漏电极100a和100b及其引线的同时，使用相同的金属材料在至少一个公共电极孔105中通过一次工艺形成第一连接部106，例如如图6(a)所示，第一连接部106与公共电极图案102电连接。与现有技术相比，在上述实施例中，在制造阵列基板的过程中，形成薄膜晶体管阵列的同时形成公共孔105，而不是在形成阵列基板的钝化层之后再形成公共孔，为降低公共孔的段差提供保障。应该指出的是，在上述实施例中，刻蚀阻挡层104被保留，然而这不是必须的，也可以在形成公共孔105之后，去除刻蚀阻挡层104，以便进一步减小公共电极孔的段差。此外，可以采用现有技术中已知的任何合适的工艺实现上述的各步骤，例如可以使用湿法蚀刻在公共电极上形成公共孔。在一实施例中，由于使用一次工艺形成源、漏电极100a和100b及其引线和第一连接部106，因此源、漏电极的厚度与第一连接部106的厚度相同。在一实施例中，参考图7-9(b)，制造阵列基板的方法还可以包括步骤：S50：在公共孔105中形成有第一连接部106的基板101上形成钝化层107，钝化层107覆盖第一连接部106，如图7所示；S60：将钝化层107的与第一连接部106对应的部位蚀刻去除，露出第一连接部106，并且在钝化层107上与各个漏电极100b对应的部位处刻蚀形成通孔107a，通至漏电极100b，如图8(a)和8(b)所示；S70：通过通孔107a在钝化层107上形成与漏电极100b电连接的像素电极109，例如如图9(b)所示；和S80：在钝化层107上形成至少一个公共电极连接导线108，每个公共电极连接导线108电连接至少一个公共电极图案102，如图9(a)所示。应该指出的是，虽然未示出，然而，图中各个公共电极可以是电连接的，并且通过在钝化层上延伸的各个公共电极连接导线实现二次电连接。可选地，公共电极中的至少一部分不是电连通的，对应该至少一部分公共电极中的每一个形成公共电极孔，并通过公共电极孔中的第一连接部分以及多条公共电极连接导线，实现整个公共电极图案的电连通，从而形成公共电极层。此外，可以采用现有技术中已知的任何合适的工艺实现上述的各步骤，例如可以使用干法蚀刻将钝化层的与第一连接部对应的部位蚀刻去除，露出第一连接部。示例2下面将参考附图10，基于顶栅型阵列基板结构，描述根据本发明实施例的制造阵列基板的具体方法。在顶栅型阵列基板结构中，第一导体层11包括薄膜晶体管的源、漏极图案100a和100b及其引线，第二导体层13包括薄膜晶体管的栅极图案102a，绝缘体层12包括栅绝缘层103。其中，在绝缘体层12上形成第二导体层的同时，在至少一个公共孔105中的至少一部分公共孔中形成与第二导体层13相同材料的第一连接部106的步骤包括：在使用金属材料形成薄膜晶体管的栅极图案102a的同时，使用金属材料在至少一个公共孔105中的至少一部分公共孔中形成第一连接部106，第一连接部106与薄膜晶体管的源、漏极图案100a和100b的其中之一电接触。在还一实施例中，制造顶栅型阵列基板的步骤还包括步骤：在12绝缘体层上形成第二导体层13的同时，在至少一个公共孔105中的其余公共孔中形成与第二导体层12相同材料的第二连接部106a。进一步地，在绝缘体层12上形成第二导体层13的同时，在至少一个公共孔106中的其余公共孔中形成与第二导体层13相同材料的第二连接部106a的步骤包括：在使用金属材料形成薄膜晶体管的栅极图案102a的同时，使用金属材料在至少一个公共孔105中的其余公共孔中形成第二连接部106a，第二连接部106a与薄膜晶体管的源、漏极图案的另一个电接触。在一实施例中，在绝缘体层(栅绝缘层103)上形成至少一个公共孔105连接至第一导体层(薄膜晶体管的源和漏极图案100a和100b)的步骤包括：在栅绝缘层103上与源、漏极图案相对应的部位处形成至少一个公共孔105连接至薄膜晶体管的源、漏极图案100a和100b。在一个具体实施例中，首先在基板101上形成有源层图案103a和源、漏极图案100a和100b，之后在源、漏极图案100a和100b上形成栅绝缘层103和刻蚀阻挡层104，通过刻蚀阻挡层104在栅绝缘层103上形成至少一个公共孔105。去除刻蚀阻挡层104之后，在形成栅极图案102a的同时，在至少一个公共孔105中形成第一连接部106，第一连接部106的材料和厚度与栅极图案102a的相同。在一实施例中，顶栅型阵列基板的制造方法还包括步骤：在第二导体层上形成钝化层(未示出)，钝化层覆盖第一连接部106；将钝化层的与106第一连接部对应的部位刻蚀去除，露出第一连接部106；和在钝化层上形成像素电极图案和/或数据线图案(未示出)，分别通过公共孔105和公共孔105中的第一连接部106与漏极图案100b和/或源极图案100a电连接。在一优选实施例中，在钝化层上形成像素电极图案和数据线图案(未示出)，分别通过公共孔105和公共孔105中的第一连接部106和第二连接部106a与漏极图案100b和源极图案100a电连接。根据另一方面，本发明的实施例还提供一种阵列基板，包括：形成在基板101上的第一导体层11；形成在第一导体层11上的绝缘体层12；形成在绝缘体层12上的至少一个公共孔105，至少一个公共孔105连接至第一导体层11；和形成在绝缘体层12上的第二导体层13；其中与第二导体层13相同材料的第一连接部106形成在至少一个公共105孔中，第一连接部106与第一导体层11电接触且其厚度与第二导体层13的厚度相同。在一实施例中，例如在底栅型阵列基板中，第一导体层11包括公共电极图案102a和薄膜晶体管的栅极图案102，第二导体层13包括薄膜晶体管的源、漏极图案100a和100b及其引线。绝缘体层12包括栅绝缘层103或者栅绝缘层103和刻蚀阻挡层104。在还一实施例中，阵列基板还包括形成在绝缘体层13(例如栅绝缘层103或者栅绝缘层103和刻蚀阻挡层104)上的钝化层107，钝化层107的与第一连接部106对应的部位被去除，露出第一连接部106。在另一实施例中，阵列基板还包括形成在钝化层107上的至少一个公共电极连接导线108，每个公共电极连接导线电108连接至少一个公共孔105中的第一连接部106。在一实施例中，例如在顶栅型阵列基板上，第一导体层11包括薄膜晶体管的源、漏极图案100a和100b及其引线，第二导体层13包括薄膜晶体管的栅极图案102a。绝缘体层12包括栅绝缘层103。在还一实施例中，阵列基板还包括形成在第二导体层13上的钝化层，钝化层的与第一连接部106对应的部位被去除，露出第一连接部106。在另一实施例中，阵列基板还包括形成在钝化层上的像素电极图案和/或数据线图案，分别通过公共孔105和公共孔105中的第一连接部106与漏极图案100b和/或源极图案100a电连接。在一优选实施例中，阵列基板还包括形成在钝化层上的像素电极图案和数据线图案，分别通过公共孔105和公共孔105中的第一连接部106和第二连接部106a与漏极图案100b和源极图案100a电连接通过本发明上述实施例提供的阵列基板，在公共孔中形成与公共电极图案电连接的第一连接部，由此，藉由第一连接部的厚度，使得公共孔的孔深被减小、同时保持与公共电极图案的电连通，从而能够减小公共孔的段差，缓解公共孔的边缘处发生PI液或金属液扩散不良的问题，进而减少屏幕污渍。此外，由于能够在形成薄膜晶体管的源、漏电极及其引线的同时在公共孔中形成第一连接部，即，通过一次工艺形成薄膜晶体管的源、漏极和公共孔中的电连接部分，使得第一连接部与公共电极图案电连接且具有与薄膜晶体管的源、漏极的厚度相同的厚度，因此，不需要额外的工艺步骤，不会增加制造成本和制造时间。根据还一方面，本发明的实施例还提供一种包括根据上述任意实施例的阵列基板的显示装置。该显示装置可以是液晶显示装置，也可以是OLED显示装置，其中液晶显示装置可以是液晶显示器、液晶电视、手机、平板电脑等具有显示功能的产品或者部件，本发明实施例对此不做限定。以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。