固态成像设备、固态成像设备的制造方法以及成像系统与流程

本发明涉及固态成像设备、固态成像设备的制造方法以及成像系统。

背景技术：

在诸如CMOS图像传感器、CCD图像传感器等固态成像设备中设有防止光进入除执行光电转换的光电转换单元之外的部分的遮光构件。例如，具有全局电子快门(全像素校正同时曝光)功能的CMOS图像传感器具有保持从光电转换单元传送的电荷的电荷保持单元。随着光进入电荷保持单元并引起光电转换，光电转换的电荷有可能引起导致图像质量劣化的噪声。因此，电荷保持单元被遮光构件覆盖，以防止光入射。另外，在CCD图像传感器中，类似于CMOS图像传感器，读出单元被遮光构件覆盖，因为光入射到读出单元会引起噪声。

在具有遮光构件的固态成像设备中，由于在基板与遮光构件之间存在光学透明的层间绝缘膜，因此意在通过防止进入的光穿过层间绝缘膜来提高遮光性能。日本专利申请公开No.2012-248681公开了绝缘层的膜厚度通过蚀刻被设置在遮光构件下面的绝缘层而被减小。通过减小在遮光构件下面的绝缘膜的厚度以减小光电转换单元与遮光构件的下表面之间的距离，来抑制光泄漏到电荷保持单元，以便提高遮光性能。

当绝缘膜被形成在邻近的栅电极上并且遮光膜被沉积在绝缘膜上时，即使当遮光膜被蚀刻时，栅电极之间的一定尺寸的间隙也不太可能造成残渣(residue)，因为在栅电极之间存在绝缘膜足够平坦的部分。

另一方面，半导体工艺的微细化导致栅电极之间的间隙更窄。在变成遮光构件的遮光膜被沉积在该窄间隙上并且遮光构件被蚀刻之后，遮光膜上的残渣可能残留在窄间隙内。这种残渣可能引起泄漏。在日本专利申请公开No.2012-248681中，绝缘膜被沉积在遮光膜下面，以填充栅电极之间的和布线之间的凹部并减小水平差异(level difference)。这可以减少遮光膜的蚀刻残渣的出现。但是，在日本专利申请公开No.2012-248681中，当窄于一定间距的凹部可以被填充时，宽于或等于该一定间距的凹部不能被完全填充并留下细的间隙，并且遮光构件可能残留在该间隙中。即使当要填充的绝缘膜的厚度增加时，间隙也可能取决于间距而出现，并因此不能完全防止残渣的出现。

另外，当绝缘膜表面的平坦度由于栅电极周围的水平差异而劣化时，遮光构件和在其上形成的结构的平坦度也劣化，这可能降低成品率。本发明的目标之一是提供可以维持遮光构件的遮光性能并提高成品率的固态成像设备、固态成像设备的制造方法以及成像系统。

技术实现要素：

根据本发明一种实施例的固态成像设备的制造方法具有步骤：在基板上形成第一晶体管的第一栅电极和与第一晶体管相邻的第二晶体管的第二栅电极；形成覆盖第一栅电极和第二栅电极的绝体缘膜，使得在第一栅电极与第二栅电极之间形成空隙；在绝缘体膜上形成膜；以及通过经由蚀刻去除所述膜的一部分而形成遮光构件，该部分位于空隙之上，其中绝缘体膜介于所述膜与空隙之间。

在根据本发明另一实施例的固态成像设备的制造方法中，其中第一栅电极、绝缘体膜和变成遮光构件的所述膜被堆叠在基板上的方向被定义为第一方向，并且绝缘体膜被形成为满足下面的式子：a×b×d₁≤t，其中a表示绝缘体膜的蚀刻时间与变成遮光构件的所述膜的蚀刻时间的比值，b表示绝缘体膜与变成遮光构件的所述膜的蚀刻选择比，t表示绝缘体膜在第一方向上的膜厚度，并且d₁表示遮光构件在第一方向上的膜厚度。

另外，根据本发明另一实施例的固态成像设备包括像素电路，像素电路具有含有第一栅电极的第一晶体管、含有在平面图中与第一栅电极相邻的第二栅电极的第二晶体管、覆盖第一栅电极和第二栅电极的绝缘体膜、以及在绝缘体膜上设置的遮光构件，空隙存在于由第一栅电极、第二栅电极和绝缘体膜包围的区域中，并且遮光构件不存在于绝缘膜的在垂直于平面图的方向上与空隙相对的一侧的位置。

参照附图阅读对示例性实施例的以下描述，本发明的更多特征将变得清楚。

附图说明

图1是根据本发明第一实施例的固态成像设备的框图。

图2是例示了根据本发明第一实施例的固态成像设备的结构的示意性截面图。

图3A、3B、3C和3D是例示了根据本发明第一实施例的固态成像设备的制造方法的工艺截面图。

图4是例示了根据本发明第二实施例的固态成像设备的结构的示意性截面图。

图5A、5B和5C是示出根据本发明第二实施例的固态成像设备的制造方法的工艺截面图。

图6是根据本发明第三实施例的固态成像设备的框图。

图7是例示了根据本发明第三实施例的固态成像设备的结构的平面图。

图8是例示了根据本发明第三实施例的固态成像设备的结构的示意性截面图。

图9A和图9B是例示了出根据本发明第三实施例的固态成像设备的制造方法的工艺截面图。

图10A和图10B是例示了根据本发明第三实施例的固态成像设备的制造方法的工艺截面图。

图11是例示了根据本发明第三实施例的固态成像设备的制造方法的工艺截面图。

图12是根据本发明第四实施例的成像系统的框图。

具体实施方式

现在将根据附图来详细地描述本发明的优选实施例。

在本说明书中，当构件A被描述为被设置或形成在构件B之上时，构件A在堆叠方向上与构件B至少部分地重叠。

第一实施例

将参照附图来描述根据本发明第一实施例的固态成像设备及其制造方法。图1是根据本实施例的固态成像设备的框图。固态成像设备包括具有在矩阵中对准的多个像素电路1的像素区域10、以及位于像素区域的外围并且其中布置有外围电路的外围区域20。像素电路1包括用于执行光电转换的光电转换单元和用于读出电荷的读出单元。读出单元包括传送电荷的传送晶体管、复位电荷-电压转换单元的复位晶体管、输出与电荷-电压转换单元的电位对应的信号的放大器晶体管、以及用于选择放大器晶体管的选择晶体管。另外，读出单元可以包括保持来自光电转换单元的电荷的电荷保持单元。在除光电转换单元之外的其它电路部分(诸如电荷保持单元)中，入射光被遮光构件遮蔽。另外，在像素区域10中，用于控制光谱灵敏度特点的滤色器和用于聚光的微透镜被设在光电转换单元上，并且用于防止颜色混合的遮光构件可以被形成在各光电转换单元之间。此外，像素区域10可以包括除有效像素之外的不输出图像的像素，诸如光电转换单元被遮蔽的光学黑色像素、不具有光电转换单元的伪像素等。

外围区域20包括垂直扫描电路21、列放大电路22、水平扫描电路23、以及输出单元24。垂直扫描电路21提供用于控制像素电路1的晶体管接通(导通状态)或关断(非导通状态)的控制信号。垂直信号线11各自被提供给像素电路1的每一列，并且逐列地从像素电路1读出信号。列放大电路22包括差分放大电路和采样及保持电路并且对输出到垂直信号线11的像素信号进行放大。水平扫描电路23具有连接到各列上的放大器的开关并且提供用于控制开关接通或关断的控制信号。输出单元24由缓冲放大器、差分放大器等形成并且将来自列放大电路22的像素信号输出到固态成像设备外部的信号处理单元。输出的像素信号经受信号处理单元的诸如模拟/数字转换、对输入数据的校正等处理。应注意，固态成像设备可以是具有模拟/数字转换功能的所谓的数字传感器。

图2是根据本实施例的固态成像设备的示意性截面图。在该图中，在平面图中例示了作为任何两个邻近的晶体管的第一晶体管206和第二晶体管207。作为示例，晶体管206和207是构成像素电路1的晶体管。应注意，两个邻近的晶体管206和207具有彼此相邻的一对栅电极201和202，并且在栅电极201和202之间存在空隙302。具有插着空隙302的一对栅电极的这种晶体管可以是像素电路1中或外围电路中的任何晶体管。

半导体基板100具有与包含X轴方向和Y轴方向的X-Y平面平行的表面，并设有第一导电类型(例如，P型)的阱101，该阱101在Z轴方向(第一方向)上具有预定厚度。限定活性区域的元件隔离区域102被设在已形成有阱101的半导体基板100的表面上。在由元件隔离区域102限定的活性区域中，彼此隔开地设有导电类型(例如，N型)与阱101的类型相反的杂质区域203、204和205。

栅电极201经由栅极绝缘膜103设在杂质区域203与杂质区域204之间的半导体区域(沟道区域)上。由此，形成具有杂质区域203、204和栅电极201的晶体管206，其中杂质区域203和204形成源极/漏极区域。如本文中所使用的，源极/漏极区域是指能够充当晶体管的源极和漏极中的至少任何一个的半导体区域。取决于晶体管的驱动方法，同一个半导体区域可以充当源极并充当漏极，或者同一个半导体区域可以充当一个晶体管的源极并充当另一个晶体管的漏极。以类似的方式，栅电极202经由栅极绝缘膜103设在杂质区域204与杂质区域205之间的半导体区域(沟道区域)上。由此，形成具有杂质区域204、205和栅电极202的晶体管207，其中杂质区域204和205形成源极/漏极区域。这两个晶体管206和207共享源极/漏极区域之一(杂质区域204)。例如两个晶体管206和207的栅电极201与202之间的间隙被缩窄到1.0μm左右或更小。典型地，栅电极201与栅电极202之间的间隙小于栅电极201的厚度和栅电极202的厚度之和，并且小于或等于0.5μm。栅电极201与栅电极202之间的间隙可以大于或等于0.1μm。应注意，如本文所使用的，构件的厚度或者膜厚度是指在与半导体基板100的平面图垂直的Z轴方向(第一方向)上的长度。其中后面所述的栅电极、绝缘体膜、遮光构件等的层在半导体基板100上堆叠的方向可以被定义为Z轴方向。在下面的描述中，除非另有指定，否则构件的厚度和膜厚度是指Z轴方向上的长度。

绝缘体膜301设在其中已设有晶体管206和207的半导体基板100上。绝缘体膜301没有被完全填充在栅电极201与栅电极202之间的间隙中，并且空隙(空缺)302被形成在栅电极201与栅电极202之间的区域的至少一部分中。通过在栅电极201与栅电极202之间的区域的至少一部分中形成空隙302，在这个区域之上绝缘体膜301的表面的平坦度(阶梯覆盖(step coverage))可以提高。即，在栅电极201与栅电极202之间的(z方向中的区域上并与该区域重叠的)区域之上的绝缘体膜301的表面部分处，由栅电极201和栅电极202导致的在下面的层的水平差异(阶梯)的影响减小。由诸如钨、硅化钨等遮光材料制成的遮光构件308设在绝缘体膜301的一部分的区域上。通过形成空隙302，绝缘体膜301的表面可以被平坦化，并且当遮光膜在绝缘体膜301上被蚀刻以形成遮光构件308的时候，可以避免残渣的出现。

层间绝缘膜310被设置在绝缘体膜301上。穿透层间绝缘膜310和绝缘体膜301的接触孔被形成，并且接触插塞311a至311c设在接触孔的内部。接触插塞311a连接到栅电极201，并且接触插塞311b连接到栅电极202。另外，接触插塞311c被连接到源极/漏极区域(杂质区域205)。接触插塞311a至311c连接到布线312a至312c。

图3A至图3D是例示了根据本发明第一实施例的固态成像设备的制造方法的工艺截面图。如图3A中所示，例如，通过使用STI(浅沟槽隔离)技术、LOCOS(硅的局部氧化)技术等在半导体基板100的表面部分上形成限定活性区域的元件隔离区域102。随后，通过使用离子注入技术来在半导体基板100的预定区域中形成阱101。

在形成阱101之后，通过使用热氧化技术、CVD技术等在半导体基板100的活性区域的表面上形成由例如氧化硅膜等制成的栅极绝缘膜103。例如，通过使用例如CVD技术来在其中已形成有栅极绝缘膜103的半导体基板100的整个表面上沉积多晶硅膜。通过使用光刻和干蚀刻来对该多晶硅膜进行图案化，以形成由多晶硅膜制成的栅电极201和202。随后，通过使用栅电极201和202作为掩模来执行离子注入，并且以相对于栅电极201和202自对准的方式来在半导体基板100的内部形成变为源极/漏极区域的杂质区域203、204和205。

以这种方式，在半导体基板100的活性区域中形成具有杂质区域203、204和栅电极201的晶体管206以及具有杂质区域204、205和栅电极202的晶体管207。

接下来，如图3B中所示，诸如氧化硅膜之类的绝缘体膜301例如被沉积在其中已形成有晶体管206和207的半导体基板100上。在该处理中，绝缘体膜301被形成为使得绝缘体膜301不完全填充栅电极201与栅电极202之间的间隙。由此，空隙302被形成在栅电极201与栅电极202之间的间隙的至少一部分中。在这里，空隙302存在于被栅电极201、栅电极202和绝缘体膜301包围的区域中。典型地，在绝缘膜的沉积条件中，各向同性的成分越多或形成速率越快，空隙越有可能残留在窄间隙中。根据在这方面的考虑，有可能在通过取决于栅电极201和202的间隙和/或膜厚度适当地设置绝缘体膜301的沉积条件来留下空隙302的同时形成绝缘体膜301。

作为特定的沉积条件，优选的是通过使用具有小的各向异性和/或流动性的CVD技术，诸如其中使用基于TEOS-O₂的气体类型和/或基于SiH₄-O₂的气体类型的平行板等离子体CVD技术，来执行沉积。这是因为：虽然增加的沉积速率允许更有可能在栅电极201、栅电极202和绝缘体膜301间形成作为空气间隙的空隙302，但是比空隙302足够窄的间隙被闭塞，并且可以减小在空隙之上的膜中的凹部。

在本实施例中，气体流速为TEOS：265sccm和O₂：2.5sccm，并且压力是360Pa。另外，RF输出在上部电极是720W并且在下部电极是320W，沉积时间是4秒，并且沉积了大约500埃的等离子体CVD氧化物膜。

当绝缘体膜301被形成于诸如在栅电极201和202之间布置有窄间隙的图案上从而填充间隙时，精细凹部被形成在栅电极201与栅电极202之间的绝缘体膜301的表面部分(与和栅电极201、202接触的面相对的面)上。如果在随后的处理中被沉积在这个精细凹部中，则膜不能被随后的蚀刻完全去除并可能作为残渣而残留下来。特别地，当该膜是导电膜时，这种残留可能引起布线之间的短路并引起缺陷。相比于形成绝缘体膜301以便填充栅电极201与202之间的区域的情况，通过形成绝缘体膜301以便在栅电极201与202之间留下空隙302，栅电极201与202之间的区域上的凹部可以减小。

接下来，如图3C中所示，通过使用溅射技术、CVD技术等，在绝缘体膜301上形成由例如钨、硅化钨等制成的遮光膜309。此外，在形成遮光膜309后，通过使用光刻和干蚀刻来将遮光膜309图案化为预定形状。以这种方式，由遮光膜309形成遮光构件308，如图3D中所示。在该图案化中，位于光电转换单元之上的遮光膜309的一部分可以被去除。另外，位于稍后形成的接触部之上的遮光膜309的一部分可以被去除。在本示例中，位于栅电极201与202之间的杂质区域204之上的遮光膜309的一部分(即，位于空隙302之上的一部分)被去除。在该处理中，在绝缘体膜301的表面上未形成其上遮光膜309的残渣将以其它方式残留的凹部。即，可以提高在栅电极201与202之间的区域之上的绝缘体膜301的表面的平坦度，并且可以避免遮光膜309的蚀刻残渣。另外，即使当没有必要去除栅电极201和202之间的杂质区域204之上的遮光膜309时，绝缘体膜301的表面的平坦度的提高也允许提高遮光构件308的平坦度的优点。

另外，本实施例允许绝缘体膜301的膜厚度减小的优点。作为用于减小绝缘体膜301的表面上的水平差异的另一解决办法，存在增加绝缘体膜301的膜厚度的选项。但是，绝缘体膜301的膜厚度增大导致遮光构件308与半导体基板100之间的距离增大，并且因此遮光性能降低。另一方面，根据本实施例，绝缘膜的膜厚度可以在不引起绝缘体膜301的表面上的水平差异的情况下减小。例如，绝缘体膜301的膜厚度可以小于栅电极201和202的厚度。因此，遮光构件308与半导体基板100之间的距离可以减小，以提高遮光性能。

注意，就遮光性能而言，期望的是未在栅电极201上形成的遮光构件308的下表面的高度低于栅电极201和202的上表面的高度。即，期望的是绝缘体膜301的膜厚度小于栅极绝缘膜103的膜厚度和栅电极201、202的膜厚度之和。典型地，由于栅极绝缘膜103的膜厚度小于栅电极201、202的膜厚度，因此将绝缘体膜301的膜厚度减小至小于栅电极201、202的膜厚度就足够了。

随后，如图2中所示，形成覆盖遮光构件308和多个晶体管的栅电极201、202的层间绝缘膜310。通过使用回蚀(etching-back)技术、CMP技术、回流技术等对层间绝缘膜310应用平坦化处理。然后形成穿透层间绝缘膜310和绝缘体膜301以便到达半导体基板100、栅电极201和202或遮光构件308的接触孔。在接触孔内部填充诸如钨之类的导电材料来形成接触插塞311a至311c通过。这些接触插塞311a至311c穿透层间绝缘膜310和绝缘体膜301，以便连接到多个晶体管206和207中任意一个。另一方面，在杂质区域204之上，即在空隙302之上，不形成接触插塞。如果设有接触孔以穿透空隙302，则将存在在形成接触插塞时导电材料进入空隙302的内部的情况。但是，随着不在空隙302之上设置接触孔，可以避免这种情况。当有必要将接触插塞连接到杂质区域204时，优选的是在与空隙302隔开的位置形成接触插塞。由于遮光膜309被从接触插塞311a至311c经过的部分去除，因此接触插塞311a至311c与遮光构件308隔开地形成。还可以形成连接到遮光构件308的接触插塞(未示出)。此外，在层间绝缘膜310上形成连接到各接触插塞311a至311c的布线312a至312c。

当遮光构件308被蚀刻时，绝缘体膜301还充当蚀刻阻挡膜。当在蚀刻遮光构件时绝缘体膜301的膜厚度小于通过过度蚀刻被蚀刻的绝缘体膜301的厚度时，半导体基板100的表面在蚀刻遮光构件308时被露出，这导致对半导体基板100的蚀刻损伤。这种蚀刻损伤引起暗电流等。

在这里，在第一晶体管206的栅电极201、绝缘体膜301和遮光构件308被层叠的Z轴方向(第一方向)上，绝缘体膜301的膜厚度被表示为t并且遮光构件308的膜厚度被表示为d₁。另外，在蚀刻遮光构件时过度蚀刻时间与主蚀刻时间的比值被表示为a，并且在蚀刻遮光构件时绝缘体膜301与遮光构件308的选择比被表示为b。在这种情况下，在蚀刻遮光构件时被蚀刻的绝缘体膜301的厚度是a×b×d₁。因此，绝缘体膜301的膜厚度t优选地大于或等于a×b×d₁。

另外，遮光构件308与布线312a至312c的接触引起泄漏等。在Z轴方向上，绝缘体膜301的膜厚度t优选地小于d₃-(d₁+d₂+d₄)，其中d₂表示栅电极201和202的膜厚度，d₃表示从布线312a至312c到半导体基板100的最小距离，并且d₄表示栅绝缘膜103的厚度。

就遮光性能而言，由于绝缘体膜301的膜厚度越大导致遮光构件308与半导体基板100之间的距离越大，并且遮光性能降低，因此绝缘体膜301的膜厚度t越小允许遮光性能越好。

下面将描述具体的示例。当钨被用于遮光构件308时，膜厚度d₁优选地大于或等于0.1μm，以获得足够的遮光能力。钨的透射率在0.1μm或更大的厚度处是0.2％或更小，并且因此实现足够的遮光能力。

当在蚀刻遮光构件时过度蚀刻时间与主蚀刻时间的比值a为0.1并且绝缘体膜301与遮光构件308的选择比b为0.1时，绝缘体膜301的膜厚度t需要为至少1.0nm或更大。由于在实际实践中需要考虑制造变化，因此绝缘体膜的厚度优选地大于或等于5.0nm。

另外，当遮光构件308的膜厚度d₁为0.1μm、栅电极的膜厚度d₂为0.2μm、从布线312a-312c到半导体基板100的距离d₃为0.6μm并且栅极绝缘膜的膜厚度d₄为8.0nm时，绝缘体膜301的膜厚度t优选地小于至少0.3μm，以避免与布线接触。由于在实际实践中出现层间绝缘膜、遮光构件等的制造变化并且绝缘体膜301的膜厚度t越大导致遮光性能越低，因此绝缘体膜301的膜厚度t优选地小于或等于0.1μm。

因此，绝缘体膜301的膜厚度优选地大于或等于1nm且小于0.3μm，并且更优选地大于5nm且小于0.1μm。

如上所述，根据本实施例，在栅电极之间形成的绝缘膜的表面上的凹部可以减小，并且在这种区域上形成的结构的在下面的层的平坦度可以提高。特别地，在通过蚀刻去除在栅电极之间的区域之上形成的导电膜的情况下，这种去除可以抑制上留在绝缘膜的凹部上的导电膜的残渣并因此提高成品率。

第二实施例

将通过使用图4和图5A至图5C来描述根据本发明第二实施例的固态成像设备和制造方法。图4是例示了根据本实施例的固态成像设备的结构的示意性截面图，而图5A至图5C是例示了根据本实施例的固态成像设备的制造方法的工艺截面图。向与图1至图3中所示的根据第一实施例的固态成像设备的部件类似的部件提供相同的附图标记，并且将省略或简要概括对其的描述。

如图4中所示，除了在栅电极201和202的侧表面上形成侧壁间隔件304、305、306和307之外，本实施例的固态成像设备与图2中所示的第一实施例的固态成像设备基本上相同。由于侧壁间隔件305和306被形成在栅电极201和202的面对侧表面上，因此空隙302被形成在侧壁间隔件305与306之间。另外，在本实施例中，在没有绝缘体膜301被填充在栅电极201与202之间的间隙中的情况下形成空隙302，并且由此空隙302之上的绝缘体膜301的表面的平坦度可以提高。

接下来，将通过使用图5A至图5C来描述根据本实施例的固态成像设备的制造方法。在图5A中，以与第一实施例的固态成像设备的制造方法类似的方式，在半导体基板100中形成阱101、元件隔离区域102、第一晶体管206和第二晶体管207。通过使用CVD技术等在整个表面上形成由例如氧化硅膜制成的电介质膜303。随后，如图5B中所示，对电介质膜303进行回蚀，以在栅电极201和202的侧表面上形成侧壁间隔件304、305、306和307。注意，出于例示的目的，电介质膜和绝缘体膜的区别仅在于它们的名称，并且形成电介质膜的材料和形成绝缘体膜的材料可以相同。

接下来，如图5C中所示，通过使用等离子体CVD技术等将诸如氧化硅膜之类的绝缘体膜301例如沉积在其上已形成有侧壁间隔件304、305、306和307的半导体基板100上。此时，绝缘体膜301被沉积为使得绝缘体膜301不被填充在栅电极201与202之间的侧壁间隔件305与306之间的间隙中。由此，空隙302留在栅电极201与202之间的区域的至少一部分中。通过形成绝缘体膜301以便在栅电极201与202之间形成空隙302，可以减小在栅电极201与202之间的区域之上形成的凹部。

随后，通过溅射技术、CVD技术等在绝缘体膜301上形成由钨、硅化钨等制成的遮光膜。此外，通过使用光刻和干蚀刻将遮光膜图案化为预定形状来形成遮光构件308。位于栅电极201与202之间的杂质区域204之上的遮光膜的一部分被去除。在该处理中，由于在栅电极201与202之间的区域之上存在的绝缘体膜301的表面上没有出现凹部，因此遮光膜的蚀刻残渣可以得到抑制。

另外，在栅电极201和202的侧表面上形成侧壁间隔件304、305、306和307，并且由此在栅电极201和202的水平差异处设置缓坡。这提高了遮光构件308在水平差异部上尤其是侧壁间隔件304上的涂覆特性，并且因此可以提高遮光性能。此外，以与第一实施例类似的方式，绝缘体膜301的膜厚度可以减小到小于栅电极201和202的膜厚度与栅极绝缘膜103的膜厚度之和，并且遮光构件308与半导体基板100之间的距离可以减小。这允许获得更好的遮光性能。

类似于第一实施例，由于绝缘体膜301还在蚀刻遮光构件时充当蚀刻停止膜，因此绝缘体膜301的厚度优选地大于在蚀刻遮光构件时蚀刻的绝缘体膜的膜厚度。注意，在第一晶体管206的栅电极201、绝缘体膜301和遮光构件308被层叠的Z轴方向(第一方向)上，绝缘体膜301的膜厚度被表示为t并且遮光构件308的膜厚度被表示为d₁。另外，在蚀刻遮光构件时过度蚀刻时间与主蚀刻时间之比被表示为a并且在蚀刻遮光构件时绝缘体膜301与遮光构件308的选择比被表示为b。在这种情况下，由于在蚀刻遮光构件时蚀刻的绝缘体膜301的厚度是a×b×d₁，因此t优选地大于或等于a×b×d₁。

另外，遮光构件308与布线的接触引起泄漏等。在Z轴方向上，绝缘体膜301的膜厚度t优选地小于d₃-(d₁+d₂+d₄)，其中d₂表示栅电极201和202的膜厚度，d₃表示从布线312a-312c到半导体基板100的最小距离，并且d₄表示栅极绝缘膜103的厚度。

注意，与第一实施例中相同的膜形成方法可以被用于绝缘体膜301的膜形成方法。

如上所述，根据本实施例，在栅电极之间形成的绝缘体膜的表面上的凹部可以减小，这可以提高在这种区域上形成的结构的在下面的层的平坦度。特别地，通过蚀刻去除在栅电极之间的区域之上形成的导电膜的情况下，这种去除可以抑制留在绝缘体膜的凹部上的导电膜的残渣并且因此提高成品率。另外，可以通过在栅电极的侧表面上形成侧壁间隔件来提高遮光性能。

第三实施例

将通过使用图6至图11来描述根据本发明第三实施例的固态成像设备及其制造方法。图6是本实施例的固态成像设备的框图。固态成像设备具有包括诸如多个像素电路401之类的外围电路的像素区域501以及包括垂直扫描电路530、列放大电路531和水平扫描电路532的外围区域502。虽然图6绘出了在像素区域501中具有两行两列的像素电路401，但是像素的数目不受限制。像素电路401包括光电转换单元402、电荷保持单元403、电荷-电压转换单元404、电源单元405、像素输出单元407、第一和第二传送晶体管M1和M2、复位晶体管M3、放大器晶体管M4、选择晶体管M5以及溢出漏极(在下文中被称为“OFD”)晶体管M6。光电转换单元402由微透镜、光电二极管等形成并且蓄积基于入射光的电荷。光电转换单元402电连接到OFD晶体管M6和第一传送晶体管M1。晶体管M6响应于供应给栅电极的控制信号OFD(n)而将光电转换单元402的电荷排出到电源单元405。

第一传送晶体管M1响应于供应给栅电极的控制信号TX1(n)而将电荷从光电转换单元402传送到电荷保持单元403。电荷保持单元403保持经由传送晶体管M1传送的电荷。第二传送晶体管M2响应于控制信号TX2(n)而将由电荷保持单元403保持的电荷传送到电荷-电压转换单元404。复位晶体管M3响应于控制信号RES(n)而将电荷-电压转换单元404的电压复位到电源单元405的电压。放大器晶体管M4向信号线OUT(m)输出与栅电极的电位对应的信号。选择晶体管M5电连接在电源单元405与放大器晶体管M4之间并且响应于信号SEL(n)而向放大器晶体管M4供应电流。

电源单元405在与复位晶体管M3的漏极、选择晶体管M5的漏极和OFD的漏极相同的节点上。垂直扫描电路530向单元像素电路供应控制信号RES(n)、TX1(n)、TX2(n)、SEL(n)和OFD(n)。从信号线OUT输出的信号被保持在列放大电路531中并经受诸如放大、相加等操作。水平扫描电路532使由列放大电路531保持的信号被顺序地输出到输出端子OUT。

将描述根据本实施例的固态成像设备中的全局快门的操作。在某个蓄积时段已经过去之后，在光电转换单元402生成的电荷经由传送晶体管M1被传送到电荷保持单元403。在电荷保持单元403保持信号电荷的同时，在光电转换单元402处重新开始电荷的蓄积。电荷保持单元403中的电荷经由第二晶体管M2被传送到电荷-电压转换单元404，并且作为信号从像素输出单元407输出，其中像素输出单元407是放大器晶体管M4的一个端子。另外，OFD晶体管M6可以排除光电转换单元402中的电荷，使得在电荷保持单元403保持信号电荷的同时，在光电转换单元402处生成的电荷不混合到电荷保持单元403。复位晶体管M3将电荷-电压转换单元404设置成在信号电荷从电荷保持单元403传送之前的预定电位(复位操作)。此时的电荷-电压转换单元404的电位作为噪声信号从像素输出单元407输出到列放大电路531。随后，复位晶体管M3关断，并且基于光电转换的信号被输出到列放大电路531。列放大电路531生成通过输出噪声信号与基于光电转换的信号的差分信号而去除了噪声信号的信号。

图7是当从Z轴方向观察时根据本实施例的固态成像设备的像素区域501的平面图。虽然图7绘出了形成像素区域501的三行三列的像素电路401，但是像素的数目不限于上面所述。在每个像素电路401中，形状基本上是反S状的活性区域102a由元件隔离区域102限定。形成像素电路的晶体管M1至M6的栅电极601至606被布置在活性区域102a上。即，多个栅电极601、602、603、604和605按这个次序从图7中活性区域102a的下侧开始布置以跨活性区域102a。在这种情况下，栅电极601是第一传送晶体管M1的栅电极，而栅电极602是第二传送晶体管M2的栅电极。栅电极603是复位晶体管M3的栅电极，而栅电极604是放大器晶体管M4的栅电极。栅电极605是选择晶体管M5的栅电极。在平面图中，栅电极604和605彼此相邻。

在栅电极601下面的活性区域102a是由光电二极管形成的光电转换单元402。栅电极601与栅电极602之间的活性区域102a是暂时保持从光电转换单元402传送的电荷的电荷保持单元403。第一传送晶体管M1被形成为设置在光电转换单元402与电荷保持单元403之间。栅电极602与栅电极603之间的活跃区域102a是电荷-电压转换单元404。

活性区域102a连接在光电转换单元402与到电源电压线的连接部(栅电极603与604之间的活性区域102a)之间，并且OFD晶体管M6的栅电极606被布置在该连接部上。遮光构件308被设置在电荷保持单元403和栅电极601、602之上。在图7中，黑圆圈示意性地表示将连接到在上面的层中的布线的接触部。

图8是根据本实施例的固态成像设备的像素区域和外围区域的示意性截面图。即，在图8中左侧的像素区域501例示了沿图7的线A-A'的从电荷保持单元403到选择晶体管M5的横截面，而在点线的右侧的外围区域502例示了在列放大电路等中设置的特定两个邻近晶体管的横截面。图8还例示了平行于X-Y平面的截面图和平行于Y-Z平面的截面图。

由P型半导体区域形成的阱101以及元件隔离区域102被设置在半导体基板100内部。在像素区域501中，形状是如图7中所绘的基本上反S状的活性区域102a由元件隔离区域102限定。在外围区域502中，活性区域102b由元件隔离区域102限定。

在像素区域501的活性区域102a的表面部分上，彼此隔开地设置有N型半导体区域421和P型半导体区域431、N型半导体区域422、N型半导体区域423、N型半导体区域424和N型半导体区域425。N型半导体区域421是形成电荷保持单元403的杂质区域。P型半导体区431是N型半导体区域421的表面钝化层。N型半导体区422是形成电荷-电压转换单元404的杂质区域(浮动扩散区域)。N型半导体区域423是形成复位晶体管M3和放大器晶体管M4的漏极的杂质区域。N型半导体区域424是形成放大器晶体管M4的源极和选择晶体管M5的漏极的杂质区域。N型半导体区域425是形成选择晶体管M5的源极的杂质区域并充当像素输出单元407。

经由栅极绝缘膜103在N型半导体区域421与N型半导体区域422之间的半导体基板100上设置栅电极602。由此，形成具有由N型半导体区域421和422形成的源极/漏极区域以及栅电极602的第二传送晶体管M2。另外，经由栅极绝缘膜103在N型半导体区域422与N型半导体区域423之间的半导体基板100上设置栅电极603。由此，形成具有由N型半导体区域422和423形成的源极/漏极区域以及栅电极603的复位晶体管M3。另外，经由栅极绝缘膜103在N型半导体区域423与N型半导体区域424之间的半导体基板100上设置栅电极604。由此，形成具有由N型半导体区域423和424形成的源极/漏极区域以及栅电极604的放大器晶体管M4。另外，经由栅极绝缘膜103在N型半导体区域424与N型半导体区域425之间的半导体基板100上设置栅电极605。由此，形成具有由N型半导体区域424和425形成的源极/漏极区域以及栅电极605的选择晶体管M5。

在外围区域502的活性区域102b的表面部分上，彼此隔开地设置有N型半导体区域426、427和428。经由栅极绝缘膜103在N型半导体区域426与N型半导体区域427之间的半导体基板100上设置栅电极607。由此，形成具有由N型半导体区域426和427形成的源极/漏极区域以及栅电极607的外围晶体管617。另外，经由栅极绝缘膜103在N型半导体区域427与N型半导体区域428之间的半导体基板100上设置栅电极608。由此，形成具有由N型半导体区域427和428形成的源极/漏极区域以及栅电极608的外围晶体管618。在外围晶体管617和618的N型半导体区域426、427和428以及栅电极607和608的表面部分上设置用于减小布线电阻、扩散层电阻、接触电阻等的金属硅化物膜432。硅化钴、硅化钛等可以被用作金属硅化物膜432。

在像素区域501的半导体基板100上设置电介质膜701和702，以便覆盖栅电极602、603、604和605的上表面和侧表面。在被电介质膜701和702覆盖的栅电极602、603、604和605的侧表面上设置侧壁间隔件703a和704。

在被布置在外围区域502中的外围晶体管617和618的一对栅电极607和608的侧表面上设置侧壁间隔件701a。另外，在外围区域502中的半导体基板100上设置电介质膜703，以便覆盖其侧表面被侧壁间隔件701a覆盖的栅电极607和608的上表面和侧表面。在被侧壁间隔件701a和电介质膜703覆盖的栅电极607和608的侧表面上设置侧壁间隔件704。

在半导体基板100之上的整个表面上设置绝缘体膜301。不用绝缘体膜301填充一对栅电极604和605之间的间隙，并且在该间隙中形成空隙801。即，空隙801存在于被第一和第二栅电极604和605以及绝缘体膜301包围的区域中。在绝缘体膜301的在垂直于平面图的Z轴方向上与空隙801相对的一侧的位置中不形成遮光构件308。另外，不用绝缘体膜301填充一对栅电极607和608之间的间隙，并且在该间隙中形成空隙802。在像素区域501的绝缘体膜301上设置遮光构件308，以便覆盖电荷保持单元403以及第二传送晶体管M2的栅电极602。注意，虽然在图8中未绘出，但是层间绝缘膜、穿透层间绝缘膜和绝缘体膜301的接触孔以及连接到接触孔的布线以与图2类似的方式被设置在绝缘体膜301上。

图9A至图11是例示了根据本实施例的固态成像设备的制造方法的工艺截面图。在图9A中，通过使用例如STI技术、LOCOS技术等在半导体基板100的表面部分上形成限定活性区域102a和102b的元件隔离区域102。接下来，通过离子注入技术在像素区域501和外围区域502的预定区域上形成由P型半导体区域制成的阱101。通过离子注入技术在像素区域501的形成电荷保持单元403的区域中形成N型半导体区域421和P型半导体区域431。

例如，通过使用热氧化技术、CVD技术等在半导体基板100的活性区域102a和102b的表面部分上形成由氧化硅膜等制成的栅极绝缘膜103。例如，通过使用CVD技术在其上已形成有栅极绝缘膜103的半导体基板100上的整个表面上沉积多晶硅膜。接下来，通过使用光刻和干蚀刻来对多晶硅膜进行图案化，以形成由多晶硅膜制成的栅电极602、603、604、605、607和608。通过离子注入技术，以相对于栅电极602、603、604和605自对准的方式在像素区域501中的半导体基板100内部形成N型半导体区域422、423、424和425。

注意，虽然这里例示了在形成栅电极602至608之前形成N型半导体区域421和P型半导体区域431的示例，但是可以在形成栅电极602至608之后形成N型半导体区域421和P型半导体区域431。在这种情况下，类似于N型半导体区域422、423、424和425，可以以相对于栅电极602自对准的方式形成N型半导体区域421和P型半导体区域431。

接下来，通过使用CVD技术等在其上已形成有栅电极602至608的半导体基板100的整个表面上形成诸如氧化硅膜等之类的电介质膜701。电介质膜701可以被用作具有(一个或多个)氧化硅层和(一个或多个)氮化硅层的层叠结构的防反射膜。在通过使用光刻法形成覆盖像素区域501并露出外围区域502的光致抗蚀剂膜(未示出)之后，通过使用该光致抗蚀剂膜作为掩模来对外围区域502的电介质膜701进行回蚀。由此，电介质膜701被留在像素区域501中，并且由电介质膜701(第一电介质膜)制成的侧壁间隔件(第一侧壁间隔件)701a被形成在外围区域502的栅电极607和608的侧表面上。随后，通过例如灰化(ashing)来去除用于掩模的光致抗蚀剂膜(未示出)。

接下来，在图9B中，通过使用栅电极607和608以及侧壁间隔件701a作为掩模在外围区域502中执行离子注入。由此，以相对于栅电极607和608以及侧壁间隔件701a自对准的方式形成充当源极/漏极区域的N型半导体区域426、427和428。随后，通过使用例如CVD技术等在整个表面上沉积电介质膜702。当在外围区域502中形成金属硅化物膜432时，该电介质膜702被用作用于像素区域501的钝化膜。在沉积电介质膜702之后并且在通过使用光刻法形成覆盖像素区域501并露出外围区域502的光致抗蚀剂膜(未示出)之后，通过使用该光致抗蚀剂膜作为掩模来蚀刻外围区域502的电介质膜702。由此，电介质膜702被选择性地留在像素区501中。随后，通过例如灰化来去除用于掩模的光致抗蚀剂膜(未示出)。

通过使用SALICIDE(自对准硅化物)处理在露出硅的外围区域502中的栅电极607和608以及N型半导体区域426的表面部分上选择性地形成金属硅化物膜432。具体而言，例如沉积诸如钴之类的金属膜，执行热处理，并且在使与该金属膜接触的部分的硅变成硅化物后，去除未反应的金属膜。由此，局部地形成金属硅化物膜432。

接下来，如图10A中所示，通过使用例如溅射技术、CVD技术等在整个表面上沉积电介质膜(第一电介质膜)703。在通过使用光刻法形成覆盖外围区域502并露出像素区域501的光致抗蚀剂膜(未示出)之后，通过使用该光致抗蚀剂膜作为掩模来对像素区域501的电介质膜703进行回蚀。由此，电介质膜703被留在外围区域502中，并且在被电介质膜701和702覆盖的栅电极602至605的侧表面上形成由电介质膜703制成的侧壁间隔件(第一侧壁间隔件)703a。随后，通过例如灰化去除用于掩模的光致抗蚀剂膜(未示出)。

接下来，如图10B中所示，在通过使用例如CVD技术等在整个表面上沉积诸如氧化硅膜之类的第二电介质膜之后，对该电介质膜进行回蚀。由此，在被电介质膜701和702以及侧壁间隔件703a覆盖的栅电极602至605的侧表面上形成侧壁间隔件(第二侧壁间隔件)704。另外，在被侧壁间隔件701a和电介质膜703覆盖的栅电极607和608的侧表面上形成侧壁间隔件704。在该处理中，通过用氮化硅膜形成电介质膜701和703，电介质膜701和703可以被用作蚀刻停止膜。

在该处理中，取决于覆盖栅电极602至608的侧表面的膜的厚度以及栅电极602至608之间的间距，在侧壁间隔件704之间可能出现窄间隙或可能不出现窄间隙。例如，当覆盖栅电极602至608的侧表面的膜的厚度为0.2μm时并且当栅电极602至608的间距比0.3μm窄时，在侧壁间隔件704之间出现窄间隙。例如，这种窄间隙可能出现在一对相邻的栅电极之间的不需要在这些栅电极之间的杂质区域中设置接触部的位置处。例如，在图10B中，窄间隙出现在第一栅电极604与第二栅电极605之间以及出现在第一栅电极607与第二栅电极608之间。如果试图直接在窄间隙中沉积遮光构件308并且通过蚀刻去除它，则有可能如上所述出现遮光构件308的残渣。如后面所描述的，根据本实施例，可以通过在窄间隙中形成空隙来防止出现蚀刻残渣。注意，在第一栅电极604与第二栅电极605之间的杂质区域中不设置接触部，如图6中所示。另一方面，这种窄间隙不会出现在栅电极602至608之间的间距大于0.4μm的位置处。

接下来，如图11中所示，通过使用例如等离子体CVD技术等沉积诸如氧化硅膜之类的绝缘体膜301。在该处理中，在第一栅电极604与第二栅电极605之间的间隙以及第一栅电极607与第二栅电极608之间的间隙中形成空隙801和802，使得绝缘体膜301不填充在其中。栅电极604与605之间以及栅电极607与608之间的区域之上的凹部通过形成绝缘体膜301而被减小，从而留下空隙801和802。

作为具体的沉积条件，优选的是通过使用具有小的各向异性和/或流动性的CVD技术，诸如其中使用基于TEOS-O₂的气体类型和/或基于SiH₄-O₂的气体类型的平行板等离子体CVD技术，执行沉积。这是因为：虽然由于更快的沉积速率而有可能在栅电极604、栅电极605和绝缘体膜301当中形成作为空气间隙的空隙801，但是比空隙801足够窄的间隙被关闭并且因此在空隙之上的膜上的凹部可以被减小。

在本实施例中，气体流速为TEOS：265sccm和O₂：2.5sccm，压力为360Pa。另外，RF输出在上部电极是720W并且在下部电极是320W，沉积时间是4秒，并且沉积大约500埃的等离子体CVD氧化物膜。

接下来，通过使用溅射技术、CVD技术等在绝缘体膜301上形成由钨、硅化钨等制成的遮光构件308。此外，通过使用光刻和干蚀刻来将遮光构件308图案化为预定形状。

电荷保持单元403、传送晶体管的栅电极601和第二传送晶体管612的栅电极602之上的遮光构件308通过图案化而留下来，并且其它部分通过蚀刻而被去除。在该过程中，以与第一和第二实施例类似的方式，栅电极604与605之间的区域以及栅电极607和608之间的区域之上的绝缘体膜301的表面的平坦度提高，这可以防止遮光构件308的蚀刻残渣出现在该部分中。

另外，可以通过将侧壁间隔件703a和704层叠在栅电极602的侧表面上来减小栅电极602的水平差异。这提高了遮光构件308的覆盖性质并提高了遮光性能。此外，空隙801被形成在放大器晶体管M4的第一栅电极604与选择晶体管M5的第二栅电极605之间。作为空气间隙的空隙801具有比由氧化硅、氮化硅等制成的电介质膜703和704的介电常数低的介电常数。因此，相比于在栅电极604和605之间填充有电介质膜703和704的情况，栅电极604和605之间的寄生电容可以减小。放大器晶体管M4的栅电极604的寄生电容减小可以抑制放大器电路的放大效率降低。

以类似于第一和第二实施例的方式，绝缘体膜301还在蚀刻遮光构件时充当蚀刻停止膜。在Z轴方向(第一方向)上，绝缘体膜301的膜厚度被表示为t，遮光构件308的膜厚度被表示为d₁，在蚀刻遮光构件时过度蚀刻时间与主蚀刻时间的比值被表示为a，并且在蚀刻遮光构件时绝缘体膜301与遮光构件308的选择比被表示为b。在这种情况下，在蚀刻遮光构件时蚀刻的绝缘膜的厚度是a×b×d₁。

当绝缘体膜301的膜厚度t小于a×b×d₁时，电介质膜703的表面在蚀刻像素区域中的遮光构件时露出。当电介质膜703被用作用于光电二极管的防反射膜时，由蚀刻的电介质膜703导致的膜厚度的变化有可能引起光电二极管的光学特性的变化。因此，绝缘体膜301的膜厚度t优选地大于或等于a×b×d₁。

当电介质膜703不被用作用于光电二极管的防反射膜时，绝缘体膜301的膜厚度t和电介质膜703的膜厚度t'之和优选地小于a×b×d₁。

由于遮光构件308与布线的接触引起泄漏等，因此优选的是绝缘体膜301的膜厚度t是使得遮光构件和布线不彼此接触的膜厚度。当像素区域中的栅电极607和608的膜厚度不同时，优选的是绝缘体膜301的膜厚度t小于d₃-(d₁+d₂+d₄)，其中d₂表示栅电极的较大膜厚度和电介质膜703的膜厚度之和，d₃表示到半导体基板100的距离和到布线的距离中的最小距离(层间绝缘膜的膜厚度)，并且d₄表示栅极绝缘膜103的厚度。

就遮光性能而言，由于绝缘体膜301的膜厚度越大导致遮光构件308与半导体基板100之间的距离越长，从而导致遮光性能降低，因此绝缘体膜301的膜厚度优选地尽可能小。

下面将描述具体的示例。当钨被用于遮光构件308时，膜厚度d₁优选地大于或等于0.1μm，以获得足够的遮光能力。钨的透射率在0.1μm或更大的厚度处为0.2％或更小，并且因此实现足够的遮光能力。

当在蚀刻遮光构件时过度蚀刻时间与主蚀刻时间的比值a为0.1并且绝缘体膜301与遮光构件308的选择比b为0.1时，绝缘体膜301的膜厚度t需要为至少1nm或更大。由于在实际实践中需要考虑制造变化，因此绝缘体膜301的厚度优选地大于或等于5nm。

另外，当栅电极的薄膜厚度d₂为0.2μm、层间绝缘膜的膜厚度d₃为0.6μm并且栅极绝缘膜103的厚度为8.0nm时，绝缘体膜301的膜厚度t优选地至少小于0.3μm，以避免与布线接触。在实践中，由于有必要考虑层间绝缘膜厚度和/或遮光构件308的膜厚度的制造变化，以及由于绝缘体膜301的膜厚度t增大而导致的遮光特性下降，实际的绝缘体膜301的膜厚度t优选地小于0.1μm。

因此，绝缘体膜301的膜厚度优选地大于或等于1nm且小于0.3μm，并且更优选地大于5nm且小于0.1μm。

如上所述，本实施例可以减小在栅电极之间形成的绝缘体膜的表面上的凹部并且提高在这种区域上形成的结构的在下面的层的平坦度。特别地，在通过蚀刻来去除在栅电极之间的区域之上形成的导电膜的情况下，这种去除可以抑制绝缘体膜的凹部上的导电膜残渣并因此提高成品率。此外，可以通过在栅电极的侧表面上形成侧壁间隔件来提高遮光性能。

虽然在本实施例中已经例示了其中栅电极之间的间距窄于0.3μm的情况作为在侧壁间隔件之间出现窄间隙的条件，但是其中出现窄间隙的栅电极之间的间距不一定局限于该间距窄于0.3μm的情况。沉积在栅电极的侧表面上的绝缘体膜的膜厚度的变化和/或侧壁间隔件的宽度的变化会相应地引起侧壁间隔件之间的间隙的宽度的变化。因此，优选的是在考虑在绝缘体膜上形成的凹部的尺寸的情况下取决于每个固态成像设备所需的设计规则、处理条件等而适当地设定形成绝缘体膜以留下空隙的位置。

另外，在本实施例中，像素区域501的栅电极601至605被电介质膜701和702、侧壁间隔件703a和704以及绝缘体膜301覆盖。但是，覆盖栅电极601至605的绝缘体膜和电介质膜并不局限于以上所述。例如，可以根据水平差异的降低程度由侧壁间隔件703a和704适当地增加或减少层叠的侧壁间隔件的数量。可替代地，可以不形成电介质膜701和702中的任一个。这同样适用于外围区域502。

此外，虽然在本实施例中已经例示了在像素区域501中的放大器晶体管M4与选择晶体管M5的栅电极之间形成空隙的示例，但是可以在其它晶体管M1至M4和M6的栅电极之间形成空隙。

第四实施例

将描述根据本发明第四实施例的成像系统。成像系统可以是数字静物相机、数字摄像机、复印机、传真机、移动电话、车载相机、观测卫星等。图12例示了作为根据第四实施例的成像系统的示例的数字静物相机的框图。

在图12中，成像系统包括用于保护透镜的屏障1001、使得对象的光学图像被捕获在固态成像设备1004上的透镜1002、用于改变已通过透镜1002的光量的光圈1003、以及机械快门1005。成像系统还包括在上面的第一至第三实施例中描述的固态成像设备1004，并且固态成像设备1004把由透镜1002捕获的光学图像转换成图像数据。此外，在固态成像设备1004的半导体基板上形成A/D转换器。成像系统还包括信号处理单元1007、定时生成单元1008、整体控制和计算单元1009、存储器单元1010、存储介质控制I/F单元1011、存储介质1012以及外部I/F单元1013。信号处理单元1007将各种校正和/或数据压缩到从固态成像设备1004输出的图像数据。定时生成单元1008向固态成像设备1004和信号处理单元1007输出各种定时信号。整体控制和计算单元1009控制整个数字静态相机，并且存储器单元1010充当用于临时存储图像数据的帧存储器。存储介质控制I/F单元1011对存储介质执行存储或读取。存储介质1012由可移动的半导体存储器等构成，并且执行对图像数据的存储或读取。外部I/F单元1013是用于与外部计算机等通信的接口。在该系统中，定时信号等可以从成像系统的外部输入，并且成像系统通过至少具有固态成像设备1004和对从固态成像设备1004输出的图像信号进行处理的信号处理单元1007来实现。

其它实施例

以上描述的实施例意在例示用于实现本发明的具体示例，并且本发明的技术范围并非意在由这些实施例以限制的方式解释。即，在不脱离其技术概念的情况下，本发明可以以各种形式实现。例如，本发明可以不仅广泛地适用于晶体管的栅电极之间的空气间隙，而且广泛地适用于其中遮光构件的蚀刻残渣会以其它方式出现的电路布置，诸如布线之间的细小空间。另外，虽然在上述实施例中已经举例说明了其信号电荷是电子的固态成像设备，但是本发明可以以类似的方式应用于其信号电荷是空穴的固态成像设备。注意，在这种情况下，上述半导体区域将具有相反的P型和N型。另外，图6中例示的固态成像设备的像素电路的平面布局是一个示例，并且可应用本发明的固态成像设备的像素电路的平面布局不局限于此。此外，像素电路的读出单元的配置不局限于图6中所示的示例。

另外，虽然在第三实施例中通过举例说明具有全局电子快门功能的CMOS图像传感器描述了本发明，但是可应用本发明的固态成像设备不局限于CMOS图像传感器。例如，本发明还可适用于CCD图像传感器。在CCD图像传感器中，遮光构件被布置在用于读取并传送通过光电转换单元中的光电转换生成的电荷的读出单元上。与上述实施例中相同的结构和制造方法可以应用于其上放置有该遮光构件的接地结构及其制造方法。注意，在本说明书中，在固态成像设备是CCD图像传感器的情况下，“电荷保持单元”还意指上面所述的读出单元。

虽然已参照示例性实施例描述了本发明，但是应当理解，本发明不限于所公开的示例性实施例。所附权利要求的范围应被赋予最宽泛的解释，从而涵盖所有这种修改以及等同的结构和功能。