阵列基板、显示面板、显示装置及阵列基板的制备方法与流程

本发明涉及一种阵列基板，应用该阵列基板的显示面板及显示装置，以及该阵列基板的制备方法。

背景技术：

平面显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平面显示装置主要包括液晶显示器(liquidcrystaldisplay，lcd)及有机电致发光器件(organicelectroluminescencedevice，oeld)，也称为有机发光二极管(organiclightemittingdiode，oled)。一般而言，显示器的阵列基板包括一基板，所述基板上设置有连接像素单元的像素阵列及驱动所述像素阵列的驱动电路。采用低温多晶硅技术(ltps)制造的多晶硅薄膜晶体管的电子迁移率大于金属氧化物薄膜晶体管的电子迁移率，但多晶硅薄膜晶体管的漏电流高于金属氧化物薄膜晶体管的漏电流。驱动电路上的薄膜晶体管需要电子迁移率较高以提升切换速度，而显示区域内的薄膜晶体管需要较小的漏电流以避免显示器亮度不均匀。

技术实现要素：

有鉴于此，有必要提供一种性能良好的阵列基板。

一种阵列基板，其包括基板、设置于基板上的第一薄膜晶体管以及第二薄膜晶体管，该第一薄膜晶体管为金属氧化物薄膜晶体管，该第二薄膜晶体管为低温多晶硅薄膜晶体管，第一薄膜晶体管包括依次设置于基板上的缓冲层、栅极、栅极绝缘层，该第一薄膜晶体管还包括形成于栅极绝缘层上且彼此间隔的源极与漏极，以及对应该栅极形成于栅极绝缘层上的金属氧化物半导体层，该金属氧化物半导体层分别部分覆盖所述源极与漏极；第二薄膜晶体管包括依次设置于基板上的多晶硅半导体层、缓冲层、栅极以及栅极绝缘层。

一种阵列基板，其包括基板、设置于基板上的开关薄膜晶体管、驱动薄膜晶体管与多晶硅薄膜晶体管，其特征在于：该开关薄膜晶体管与该驱动薄膜晶体管均为金属氧化物薄膜晶体管，该开关薄膜晶体管包括依次设置于基板上的缓冲层、栅极、栅极绝缘层，该开关薄膜晶体管还包括形成于栅极绝缘层上且彼此间隔的源极与漏极，以及对应该栅极形成于栅极绝缘层上的金属氧化物半导体层，该开关薄膜晶体管的该金属氧化物半导体层分别部分覆盖该开关薄膜晶体管的所述源极与漏极；该驱动薄膜晶体管包括依次设置于基板上的缓冲层、栅极、栅极绝缘层，该驱动薄膜晶体管还包括形成于栅极绝缘层上的源极与漏极，以及对应该栅极形成于栅极绝缘层上的金属氧化物半导体层，该驱动薄膜晶体管的金属氧化物半导体层分别部分覆盖该驱动薄膜晶体管的所述源极与漏极；该多晶硅薄膜晶体管包括依次设置于基板上的多晶硅半导体层、缓冲层、栅极、以及栅极绝缘层。

一种应用上述阵列基板的显示面板与显示装置。

一种阵列基板的制备方法，其包括如下步骤：

提供一基板，在基板形成多晶硅半导体层；

在基板上沉积形成缓冲层，且在该缓冲层上沉积第一金属层，蚀刻并图案化该第一金属层形成第一栅极与第二栅极，第二栅极对应该多晶硅半导体层；

沉积形成覆盖该第一栅极与第二栅极的栅极绝缘层；

在栅极绝缘层上沉积第二金属层并蚀刻图案化该第二金属层形成分别连接于该多晶硅半导体层两侧的第一源极与第一漏极，并形成位于该栅极绝缘层之间隔设置的第二源极与第二漏极；

在栅极绝缘层上沉积金属氧化物材料并图案化该金属氧化物材料形成氧化物半导体层，该氧化物半导体层分别部分覆盖该第二源极和该第二漏极。

本发明的阵列基板包括多晶硅薄膜晶体管与金属氧化物薄膜晶体管，该低温多晶硅式薄膜晶体管具有高电子迁移率以提高驱动电路的反应速度，且该低温多晶硅式薄膜晶体管体积小可使显示装置达到窄边框，而该金属氧化物半导体式薄膜晶体管具有低漏电流可降低功耗。该金属氧化物半导体层在源极、漏极形成之后沉积形成，从而可以避免高温氢化制程时对该金属氧化物半导体层的损害，且该金属氧化物半导体层在形成源极与漏极之后形成，可避免蚀刻时对该金属氧化物半导体层的损害。

附图说明

图1是本发明第一实施方式阵列基板的剖面示意图。

图2至图6为图1所示的阵列基板各制作步骤之结构示意图。

图7为图1所示的阵列基板的制造流程图。

图8是本发明第二实施方式的阵列基板的剖面示意图。

图9是图8所示阵列基板的像素单元等效电路图。

图10至图14为图8所示的阵列基板各制作步骤之结构示意图。

图15为图8所示的阵列基板的制造流程图。

主要元件符号说明

下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

请参阅图1，图1是本发明一实施方式的阵列基板10剖面示意图。在本实施方式中，该阵列基板10为lcd的阵列基板。该阵列基板10包括至少两种不同类型的薄膜晶体管(thinfilmtransistor,tft)的复合晶体管结构，在本实施方式中，该两种不同类型的薄膜晶体管为低温多晶硅(lowtemperaturepolysilicon,ltps)薄膜晶体管与金属氧化物(metaloxide)薄膜晶体管。该低温多晶硅薄膜晶体管具有高电子迁移率、体积小的特性，该金属氧化物(metaloxide)薄膜晶体管具有低漏电流特性。

该阵列基板10包括基板101、第一薄膜晶体管100、第二薄膜晶体管200、覆盖该第一薄膜晶体管100及该第二薄膜晶体管200的平坦化层19、设置在该平坦化层19上的公共电极层21、及与该第一薄膜晶体管100连接的像素电极层23。在本实施方式中，该第一薄膜晶体管100为金属氧化物薄膜晶体管，该第二薄膜晶体管200为低温多晶硅薄膜晶体管。

该第一薄膜晶体管100为一底栅(bottom-gate)型薄膜晶体管，包括缓冲层103、栅极105、栅极绝缘层107、源极109、漏极111及金属氧化物半导体层113。该缓冲层103、该栅极105、该栅极绝缘层107依次设置在该基板101上。该栅极绝缘层107受栅极105厚度的影响，从而对应该栅极105处呈一凸台形状。该源极109与该漏极111同层分离设置，且分别设置在该栅极绝缘层107的凸台的两相对侧。该金属氧化物半导体层113对应栅极105设置在该源极109与漏极111之间的该栅极绝缘层107上，并分别部分覆盖该源极109与该漏极111。该金属氧化物半导体层113用于电连接该源极109与该漏极111。该像素电极层23与该漏极111电连接。该栅极绝缘层107包括垂直并远离基板101的方向依次层叠设置的第一栅极绝缘层1071与第二栅极绝缘层1072。在本实施方式中，该金属氧化物半导体层113为氧化铟镓锌(indiumgalliumzincoxide,igzo)。在其他实施方式中，该金属氧化物半导体层113可为氧化锌(zincoxide,zno)、氧化铟(indiumoxide,ino)及氧化镓(galliumoxide,gao)中的至少一种。

该第二薄膜晶体管200为一顶栅(top-gate)型薄膜晶体管，包括多晶硅(poly-silicon)半导体层201、缓冲层203、栅极205、栅极绝缘层207、源极209与漏极211。该多晶硅半导体层201、该缓冲层203、该栅极205、该栅极绝缘层207自下而上依次层叠设置在该基板101上，且该栅极205对应该多晶硅半导体层201设置。该源极209经贯穿该缓冲层203、栅极绝缘层207的第一通孔213(如图5所示)与该多晶硅半导体层201电连接，该漏极211经贯穿该缓冲层203、栅极绝缘层207的第二通孔215(如图5所示)与该多晶硅半导体层201电连接。该栅极绝缘层207包括垂直并远离基板101的方向依次层叠设置的第一栅极绝缘层2071与第二栅极绝缘层2072，且该第一栅极绝缘层2071与第一栅极绝缘层1071同层设置，该第二栅极绝缘层2072与该第二栅极绝缘层1072同层设置。该缓冲层203与该缓冲层103同层设置。

在本实施方式中，该缓冲层103、203的材料为绝缘材料，如氧化硅、氮化硅。该第一栅极绝缘层1071、2071的材料为氧化硅，该第二栅极绝缘层1072、2072的材料为氮化硅。

请一并参阅2至图7，其中图2至图6为图1所示的阵列基板10各制作步骤之结构示意图，图7为图1所示的阵列基板10的制造流程图。该阵列基板10的制备方法包括如下步骤：

步骤301，请参阅图2，提供一基板101，在基板101上沉积一非晶硅层并经过镭射退火(laserannealing)、离子掺杂工艺形成多晶硅半导体层201。该基板101可以是，但不限于，玻璃基板或石英基板。

步骤303，请参阅图3，沉积形成该缓冲层103、203，且在该缓冲层103、203上沉积第一金属层，蚀刻并图案化该第一金属层形成栅极105、205。其中，在形成有该多晶硅半导体层201的该基板101上沉积一绝缘材料层，从而在第二薄膜晶体管200区域形成覆盖该多晶硅半导体层201的缓冲层203与在第一薄膜晶体管100区域覆盖该基板的缓冲层103，接着，沉积该第一金属层。在本实施方式中，通过黄光微影蚀刻法蚀刻第一金属层以对应该多晶硅半导体层201形成该栅极205及对应该第一薄膜晶体管100形成该栅极105，该第一金属层可为金属材料或金属合金，如钼(mo)、铝(al)、铬(cr)、铜(cu)、钕(nd)等。所述黄光微影蚀刻法为液晶显示面板的阵列基板制备工艺中常见的工艺步骤，此处不再赘述。

步骤305，请参阅图4，沉积形成覆盖该栅极205与该栅极105的双层结构的栅极绝缘层107与207。具体地，在形成有该栅极205与该栅极105的基板101上依序沉积第一绝缘材料层与第二绝缘材料层，从而在该第一薄膜晶体管100区域形成覆盖该栅极105的栅极绝缘层107，同时在该第二薄膜晶体管200区域形成覆盖该栅极205的栅极绝缘层207。其中，该栅极绝缘层107受栅极105厚度的影响，从而对应该栅极105处呈一凸台形状。该栅极绝缘层107包括该第一栅极绝缘层1071与该第二栅极绝缘层1072，该栅极绝缘层207包括第一栅极绝缘层2071与该第二栅极绝缘层2072。接着，利用光罩为遮蔽在该第一、第二栅极绝缘层2071、2072及该缓冲层203上形成第一通孔213与第二通孔215，以曝露出部分多晶硅半导体层201。在本实施例中，该第一绝缘材料层与该第二绝缘材料层的材料不同，分别为氧化硅与氮化硅。

步骤307，仅对该第二薄膜晶体管200的区域进行氢化制程。在本实施方式中，该氢化制程的环境温度大于400℃。

步骤309，请参阅图5，沉积第二金属层并蚀刻图案化该第二金属层形成对应该多晶硅半导体层201设置的源极209与漏极211及对应栅极105两相对侧设置的源极109与漏极111。其中，该源极109与该漏极111同层分离设置，且分别设置在该栅极绝缘层107的凸台的两相对侧。该源极209经该第一通孔213与该多晶硅半导体层203连接，该漏极211经该第二通孔215与该多晶硅半导体层203连接。

步骤311，请参阅图6，沉积金属氧化物材料并图案化该金属氧化物材料以形成对应该栅极105的该氧化物半导体层113。该金属氧化物半导体层113对应栅极105形成在该源极109与漏极111之间的该栅极绝缘层107上，并与该源极109、漏极111相接触。在本实施方式中，该氧化物半导体层113材料为氧化铟镓锌(indiumgalliumzincoxide,igzo)、氧化锌(zincoxide,zno)、氧化铟(indiumoxide,ino)及氧化镓(galliumoxide,gao)中的至少一种。

步骤313，请参阅图1，形成平坦化层19覆盖该第一薄膜晶体管100、该第二薄膜晶体管200，并在平坦化层19上依次形成像素电极层23、公共电极层21，该像素电极层23与该第一薄膜晶体管100连接。

该阵列基板10包括低温多晶硅式薄膜晶体管与金属氧化物半导体式薄膜晶体管。该低温多晶硅式薄膜晶体管具有高电子迁移率以提高驱动电路的反应速度，且该低温多晶硅式薄膜晶体管体积小可使显示装置达到窄边框，而该金属氧化物半导体式薄膜晶体管具有低漏电流可降低功耗。进一步，该第一薄膜晶体管100的金属氧化物半导体层113在源极109、漏极111形成之后沉积形成，从而可以避免该第二薄膜晶体管200进行高温氢化制程时对该金属氧化物半导体的损害，且该金属氧化物半导体层113在形成源极109与漏极111之后形成，可避免蚀刻该第二金属层对该金属氧化物半导体层的损害。

请参考图8，图8是本发明另一实施方式的阵列基板40剖面示意图。在本实施方式中，该阵列基板40为有机发光二极管(organiclightemittingdiode)显示器的阵列基板。该阵列基板40包括至少两种不同类型的薄膜晶体管的复合(hybird)晶体管结构，在本实施方式中，该两种不同类型的薄膜晶体管为低温多晶硅薄膜晶体管与金属氧化物薄膜晶体管。该低温多晶硅薄膜晶体管具有高电子迁移率、体积小的特性，该金属氧化物薄膜晶体管具有低漏电流特性。

请一并参考图9，该阵列基板40包括多个像素单元420，每一像素单元420包括一发光二极管421、一开关薄膜晶体管400、一驱动薄膜晶体管500及一电容c。该开关薄膜晶体管400连接于栅极线g与数据线d之间，以控制所述驱动薄膜晶体管500的导通与否。所述驱动薄膜晶体管500还连接于一电源vdd与所述发光二极管421之间。所述驱动薄膜晶体管500用于根据流过自身的电流控制所述发光二极管421发射的光的量。所述电容c为一存储电容，连接于所述驱动薄膜晶体管500的栅极与漏极之间，以调整所述驱动薄膜晶体管500的状态进而调整所述述发光二极管421发射的光的量。

该阵列基板40包括基板401、开关薄膜晶体管400及驱动薄膜晶体管500与多晶硅薄膜晶体管600，覆盖该开关薄膜晶体管400、驱动薄膜晶体管500及多晶硅薄膜晶体管600的平坦化层49、设置在该平坦化层49上的发射材料51、阴极53、介电层55及与该驱动薄膜晶体管500连接的阳极57。在本实施方式中，该开关薄膜晶体管400、驱动薄膜晶体管500为金属氧化物薄膜晶体管，该多晶硅薄膜晶体管600为低温多晶硅薄膜晶体管。

该开关薄膜晶体管400、驱动薄膜晶体管500的结构基本相同，在此仅对该驱动薄膜晶体管500作说明。该驱动薄膜晶体管500为一底栅型薄膜晶体管，包括缓冲层503、栅极505、栅极绝缘层507、源极509、漏极511及金属氧化物半导体层513。该缓冲层503、该栅极505、该栅极绝缘层507依次设置在该基板501上。该栅极绝缘层507受栅极505厚度的影响，从而对应该栅极505处呈一凸台形状。该源极509与该漏极511同层分离设置，且分别设置在该栅极绝缘层507的两相对侧，该金属氧化物半导体层513对应栅极505设置在该源极509与漏极511之间的该栅极绝缘层507上，并与该源极509、漏极511相接触。该金属氧化物半导体层513用于连接该源极509与该漏极511。该阳极57与该漏极511电连接。该栅极绝缘层507包括沿垂直并远离基板401的方向依次层叠设置的第一栅极绝缘层5071与第二栅极绝缘层5072。在本实施方式中，该金属氧化物半导体层513为氧化铟镓锌。在其他实施方式中，该金属氧化物半导体层513可为氧化锌、氧化铟及氧化镓中的至少一种。

该多晶硅薄膜晶体管600为一顶栅型薄膜晶体管，包括多晶硅半导体层601、缓冲层603、栅极605、栅极绝缘层607、源极609与漏极611。该多晶硅半导体层601、该缓冲层603、该栅极605、该栅极绝缘层607自下而上依次层叠设置在该基板601上，且该栅极605对应该多晶硅半导体层601设置。该源极609经贯穿该缓冲层603、栅极绝缘层607的第一通孔613(如图13所示)与该多晶硅半导体层601连接，该漏极611经贯穿该缓冲层603、栅极绝缘层607的第二通孔615(如图13所示)与该多晶硅半导体层601连接。该栅极绝缘层607包括沿垂直并远离基板401的方向依次层叠设置的第一栅极绝缘层6071与第二栅极绝缘层6072，且该第一栅极绝缘层6071与第一栅极绝缘层6071同层设置，该第二栅极绝缘层6072与该第二栅极绝缘层6072同层设置。该缓冲层603与该缓冲层503同层设置。

在本实施方式中，该多晶层半导体层603的材料为低温多晶硅。该第一栅极绝缘层5071、6071的材料为氧化硅，该第二栅极绝缘层5072、6072的材料为氮化硅。

请一并参阅10至图15，其中图10至图14为图8所示的阵列基板40各制作步骤之结构示意图，图15为图8所示的阵列基板40的制造流程图。该阵列基板40的制备方法包括如下步骤(备注：由于该开关薄膜晶体管400与驱动薄膜晶体管500的结构基本相同，因此下述的方法未描述开关薄膜晶体管400的制备，只要在制备驱动薄膜晶体管500的各个元件时相应多制备一份即可得到开关薄膜晶体管400)：

步骤701，请参阅图10，提供基板401，在基板401上沉积非晶硅层并经过镭射退火(laserannealing)、离子掺杂工艺形成多晶硅半导体层601。该基板401可以是，但不限于，玻璃基板或石英基板。

步骤703，请参阅图11，沉积形成该缓冲层503、603，且在该缓冲层503、603上沉积第一金属层，蚀刻并图案化该第一金属层形成栅极505、605。其中，在形成有该多晶硅半导体层601的该基板401上沉积一绝缘层，从而形成覆盖该多晶硅半导体层601的缓冲层603且在该开关薄膜晶体管400与驱动薄膜晶体管500区域形成覆盖该基板401的缓冲层603，接着，沉积该第一金属层。在本实施方式中，通过黄光微影蚀刻法蚀刻第一金属层以对应该多晶硅半导体层601形成该栅极605及对应该驱动薄膜晶体管500形成该栅极505，该第一金属层可为金属材料或金属合金，如钼(mo)、铝(al)、铬(cr)、铜(cu)、钕(nd)等。

步骤705，请参阅图12，沉积形成覆盖该栅极505与该栅极505的双层结构的栅极绝缘层607与507。具体地，在形成有该栅极605与该栅极505的基板401上依序沉积第一绝缘材料层与第二绝缘材料层，从而在该开关薄膜晶体管400与驱动薄膜晶体管500区域形成覆盖该栅极505的栅极绝缘层507，同时在该多晶硅薄膜晶体管600区域形成覆盖该栅极605的栅极绝缘层607。其中，该栅极绝缘层607受栅极605厚度的影响，从而对应该栅极605处呈一凸台形状。该栅极绝缘层507包括该第一栅极绝缘层5071与该第二栅极绝缘层5072，该栅极绝缘层607包括第一栅极绝缘层6071与该第二栅极绝缘层6072。接着，利用光罩为遮蔽在该第一、第二栅极绝缘层5071、6072及该缓冲层603上形成第一通孔613与第二通孔615，以曝露出部分多晶硅半导体层601。在本实施例中，该第一绝缘材料层与该第二绝缘材料层的材料不同，分别为氧化硅与氮化硅。

步骤707，仅对该多晶硅薄膜晶体管600的区域进行氢化制程。在本实施方式中，该氢化制程的环境温度大于400℃。

步骤709，请参阅图13，沉积第二金属层并蚀刻图案化该第二金属层形成对应该多晶硅半导体层601设置的源极609与漏极611与对应栅极505两相对侧设置的源极509与漏极511。其中，该源极509与该漏极511同层分离设置，且分别设置在该栅极绝缘层507的凸台的两相对侧。该源极609经该第一通孔613与该多晶硅半导体层603连接，该漏极611经该第二通孔615与该多晶硅半导体层603连接。

步骤711，请参阅图14，沉积金属氧化物材料并图案化该金属氧化物材料以形成对应该栅极505的该氧化物半导体层513。该金属氧化物半导体层513对应栅极505形成在该源极509与漏极511之间的该栅极绝缘层507上，并与该源极509、漏极511相接触。在本实施方式中，该氧化物半导体层113材料为氧化铟镓锌、氧化锌、氧化铟及氧化镓中的至少一种。

步骤713，请参阅图8，形成平坦化层49覆盖该开关薄膜晶体管400、驱动薄膜晶体管500及多晶硅薄膜晶体管600，然后在平坦化层19上依次形成发射材料51、阴极53，介电层55及与该驱动薄膜晶体管500连接的阳极57。

本发明还保护应用实施例一之阵列基板的液晶显示面板与液晶显示装置，及应用实施例二之阵列基板的oled显示面板与oled显示装置。

另外，本领域技术人员还可在本发明权利要求公开的范围和精神内做其它形式和细节上的各种修改、添加和替换。当然，这些依据本发明精神所做的各种修改、添加和替换等变化，都应包含在本发明所要求保护的范围之内。