专利名称：阵列基板和液晶显示器的制作方法
技术领域：
本实用新型涉及液晶显示技术，尤其涉及一种阵列基板和液晶显示器。
背景技术：
液晶显示器是目前常用的平板显示器，其中薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)是液晶显示器中的主流产品。图IA 为现有TFT-LCD阵列基板的局部俯视结构示意图，图IB为图IA中的单个像素单元的局部 俯视结构示意图，如图IA和图IB所示，现有阵列基板包括衬底基板1 ；衬底基板1上形成 有横纵交叉的数据线5和栅线2 ；数据线5和栅线2围设形成矩阵形式排列的像素单元；栅 线2与数据线5之间有绝缘层隔离；每个像素单元包括一个TFT开关和像素电极11 ；TFT开 关包括栅电极3、源电极7、漏电极8和有源层6 ；栅电极3连接栅线2，源电极7连接数据线 5，漏电极8连接像素电极11，有源层6形成在源电极7和漏电极8与栅电极3之间，栅电极 3和有源层6之间为栅绝缘层(图中未示)。其中，像素电极11与公共电极线12的交叠部 分形成存储电容Cb，栅电极3和源电极7的交叠部分形成寄生电容Cgs。随着TFT-IXD的画质质量和分辨率要求的提高，TFT-IXD中的像素单元的尺寸越 来越小越小，像素单元中的信号线如数据线和栅线对像素电极的影响越来越大。如图IA 和图IB所示，数据线5位于一个像素单元的一边，位于两个相邻的像素单元之间，数据线5 的偏移对每个像素单元的寄生电容Cgs的影响是单方向的。如果数据线曝光发生水平偏移，共用数据线的两个像素单元受左右两边数据线的 耦合电容差异变大，两个像素单元的液晶电压差异增加，存在垂直串扰差异问题，产生垂直 串扰；并且数据线偏移也导致某些像素单元的栅电极与源电极的寄生电容的变大，增大该 像素单元的馈入电压，导致闪烁(flicker)现象严重。
实用新型内容本实用新型提供一种阵列基板和液晶显示器，以实现减弱垂直串扰和闪烁问题。本实用新型提供一种阵列基板，包括衬底基板，所述衬底基板上形成有横纵交叉 的数据线和栅线，以及多个像素单元，其中所述像素单元包括两个亚像素单元，所述像素单元的数据线形成在两个亚像素单 元之间；所述亚像素单元包括像素电极和薄膜晶体管，所述薄膜晶体管包括栅电极、源电 极、漏电极和有源层；所述像素单元的数据线分别与所述像素单元的两个亚像素单元的源电极连接，所 述像素单元的栅线分别与所述像素单元的两个亚像素单元的栅电极连接，所述亚像素单元 的像素电极分别与各自的漏电极相连。如上所述的阵列基板，其中，所述像素单元的两个亚像素单元关于所述像素单元 的数据线对称。[0011]所述像素单元的两个亚像素单元对应的薄膜晶体管的沟道宽长比不同。所述像素单元的两个亚像素单元对应像素电极面积不同。进一步地，所述衬底基板上还形成有与所述栅线位于同层的公共电极线。所述公 共电极线与所述像素电极具有交叠区域。所述公共电极线包括对应像素单元之间的部分。本实用新型还提供一种液晶显示器，包括液晶面板，所述液晶面板包括对盒设置 的彩膜基板和本实用新型提供的任一所述的阵列基板，所述彩膜基板和阵列基板中夹设有 液晶层。本实用新型提供的阵列基板和液晶显示器，通过数据线将每个像素单元分为两个 亚像素单元，在数据线发生偏移时，数据线与两个亚像素单元的像素电极之间的耦合电容 产生差异，使两个亚像素单元灰阶组合后变化相互抵消，减弱了数据线发生偏移对像素单 元产生的液晶电压的影响，从而减小垂直串扰；并且，像素单元的两个亚像素单元的寄生电 容互相抵消实现自补偿，减弱闪烁现象。
图IA为现有TFT-LCD阵列基板的局部俯视结构示意图； 图IB为图IA中的单个像素单元的局部俯视结构示意图； 图2为本实用新型实施例一提供的阵列基板的局部俯视结构示意图 图3为本实用新型实施例二提供的阵列基板的局部俯视结构示意图< 主要附图标记1-衬底基板；2-栅线；3[0022]5-数据线；6-有源层；7-[0023]8-漏电极；9-钝化层；11.[0024]12-公共电极线；50-像素单元；51.
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新 型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描 述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施 例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于 本实用新型保护的范围。实施例一图2为本实用新型实施例一提供的阵列基板的局部俯视结构示意图，如图2所示， 该阵列基板包括衬底基板1，衬底基板1上形成有横纵交叉的数据线5和栅线2，以及多个 像素单元50，其中像素单元50包括两个亚像素单元51，像素单元50的数据线5形成在两个亚像素 单元51之间；亚像素单元51包括和薄膜晶体管，所述薄膜晶体管包括像素电极11、栅电极 3、源电极7、漏电极8和有源层6 ；所述像素单元的数据线分别与所述像素单元的两个亚像素单元的源电极连接，所 述像素单元的栅线分别与所述像素单元的两个亚像素单元的栅电极连接，所述亚像素单元的像素电极分别与各自的漏电极相连。其中，每个像素单元50的数据线5可以该像素单元50分成两个部分，得到两个亚 像素单元51，两个亚像素单元51分别位于该像素单元50的数据线5的两边。每个亚像素 单元51具有各自的TFT开关、像素电极和公共电极线，但两个亚像素单元51使用相同的栅 线和数据线，两个亚像素单元51的源极与同一数据线连接。在显示时，两个亚像素单元51 可以同时充放电，液晶电压相同，显示相同灰阶，具有相同的存储电容，在视觉上显示为一 个像素单元。由于数据线5位于像素单元50的两个亚像素单元51的像素电极11之间，假设所 述像素单元用于实现单畴显示，两个亚像素单元关于所述像素单元的数据线对称，数据线5 与两个亚像素单元51的像素电极11的距离相等，则数据线5与每个亚像素单元51的像素 电极11的耦合电容Col和耦合电容Co2相同。如果数据线5发生水平偏移，则数据线5与 其左右的两个亚像素单元51的像素电极11距离发生变化，一个距离增大，一个距离减小， 此时数据线5与每个亚像素单元51的像素电极11的耦合电容Col和耦合电容Co2产生差 异。当该行像素单元充电完成，数据线5对其他行像素单元充电，电压跳变时，该行像素单 元的两个亚像素单元的耦合电容Col和耦合电容Co2产生差异，液晶电压产生差异，导致灰 阶出现差异。但由于两个亚像素单元的灰阶组合为该像素单元的灰阶，并且该像素单元的 两个亚像素单元灰阶的变化一个增大、一个减小，因此，两个亚像素单元灰阶组合后变化相 互抵消，该像素单元的总的灰阶变化很小。因此，在一条数据线5的电压跳变时，像素单元 的耦合电容变化小，像素单元产生的液晶电压受到耦合电容的影响不大且分布均勻。并且，由于TFT开关的源电极与栅电极之间形成寄生电容。现有技术中，如果数据 线5向源电极方向偏移，则源电极与栅电极之间的交叠区域面积增加，引起寄生电容增大， 使TFT开关的馈入电压增大或减少，使阵列基板中不同位置的像素单元的馈入电压不同， 产生严重的闪烁问题。而本实施例中由于每个像素单元的两个亚像素单元具有各自的TFT 开关，当该像素单元的数据线5发生水平偏移时，每个亚像素单元的TFT开关的源电极、漏 电极与栅极的交叠区域面积都发生变化。如图2所示，假设数据线5向左偏移，左边亚像素 单元的寄生电容Cgsl增大，但是右边亚像素单元的寄生电容Cgs2减小；假设数据线向右 偏移时，右边亚像素单元的源电极与栅电极之间的寄生电容Cgs2增大，左边亚像素单元的 源电极与栅电极之间的寄生电容Cgsl减小。综上所述，数据线发生偏移后，对像素单元的 两个亚像素单元的寄生电容Cgsl和寄生电容Cgs2的作用相反，寄生电容Cgsl和寄生电容 Cgs2可以相互抵消，实现像素单元内部寄生电容的自补偿。本实施例阵列基板的每个像素单元包括两个亚像素单元，且像素单元的数据线形 成在两个亚像素单元之间，在数据线发生偏移时，数据线与两个亚像素单元的像素电极之 间的耦合电容产生差异，使两个亚像素单元灰阶组合后变化相互抵消，减弱了数据线发生 偏移对像素单元产生的液晶电压的影响，从而减小垂直串扰；并且，像素单元的两个亚像素 单元的寄生电容互相抵消实现自补偿，减弱闪烁现象。实施例二图3为本实用新型实施例二提供的阵列基板的局部俯视结构示意图，如图3所示， 该阵列基板包括衬底基板1，衬底基板1上形成有横纵交叉的数据线5和栅线2，以及多个 像素单元50，其中[0036]像素单元50包括两个亚像素单元51，像素单元50的数据线5形成在两个亚像素 单元51之间；亚像素单元51包括和薄膜晶体管，所述薄膜晶体管包括像素电极11、栅电极 3、源电极7、漏电极8和有源层6 ；所述像素单元50的数据线5分别与所述像素单元的两个亚像素单元51的源电极 7连接，所述像素单元50的栅线2分别与所述像素单元的两个亚像素单元51的栅电极3连 接，所述亚像素单元的像素电极分别与各自的漏电极相连。此外，该阵列基板的衬底基板1上还形成有与所述栅线位于同层的公共电极线 12。进一步地，公共电极线12可以位于数据线5之下，公共电极线12分别与数据线5 和像素电极11之间形成有绝缘层，公共电极线12与像素电极11具有交叠区域。此外，公 共电极线12可以包括对应像素单元50之间的部分。再进一步地，像素单元50的数据线5分别与所述像素单元的两个亚像素单元51 的源电极6连接；像素单元50的栅线2分别与像素单元50的两个亚像素单元51的栅电极 3连接。亚像素单元51的像素电极11分别与各自的漏电极8相连。本实施例数据线、公共电极线与两个亚像素单元的像素电极之间的耦合电容产生 差异，使两个亚像素单元灰阶组合后变化相互抵消，减弱了数据线发生偏移对像素单元产 生的液晶电压的影响，从而减小垂直串扰；并且，像素单元的两个亚像素单元的寄生电容互 相抵消实现自补偿，减弱闪烁现象。另外，该像素单元50也可以为一种双畴结构的像素单元，将该像素单元50的两个 亚像素单元的TFT开关的沟道的宽长比设计为不同，在同一数据线电压下，由于同一栅线 电压在不同宽长比的TFT开启电流的不同，通过对充电时间的设置，可以使一个像素单元 中的两个亚像素单元充入不同的液晶电压，对不同的畴区充入不同的液晶控制电压，使其 液晶分子有不同的扭转角度从而实现双畴的应用。或者，所述像素单元的两个亚像素单元 对应像素电极面积不同，充电后，两个亚像素单元的像素电极上的电压不同，可用于实现双 畴显不。实施例三本实用新型实施例三提供一种液晶显示器，包括液晶面板，其特征在于所述液晶 面板包括对盒设置的彩膜基板和本实用新型实施例中提供的任一阵列基板，所述彩膜基板 和阵列基板中夹设有液晶层。由于阵列基板的数据线位于每个像素单元的中部，数据线与彩膜基板对应的位置 需要使用黑矩阵(BM)挡光，不同的像素单元之间则可以不用BM挡光，而直接采用与栅线同 层的、包括对应像素单元之间的部分设置的公共电极线的图案挡光。本实施例数据线与两个亚像素单元的像素电极之间的耦合电容产生差异，使两个 亚像素单元灰阶组合后变化相互抵消，减弱了数据线发生偏移对像素单元产生的液晶电压 的影响，从而减小垂直串扰；并且，像素单元的两个亚像素单元的寄生电容互相抵消实现自 补偿，减弱闪烁现象。最后应说明的是以上实施例仅用以说明本实用新型的技术方案，而非对其限制； 尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解: 其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术 方案的精神和范围。
权利要求1.一种阵列基板，包括衬底基板，所述衬底基板上形成有横纵交叉的数据线和栅线，以 及多个像素单元，其特征在于所述像素单元包括两个亚像素单元，所述像素单元的数据线形成在两个亚像素单元之间；所述亚像素单元包括像素电极和薄膜晶体管，所述薄膜晶体管包括栅电极、源电极、漏 电极和有源层；所述像素单元的数据线分别与所述像素单元的两个亚像素单元的源电极连接，所述像 素单元的栅线分别与所述像素单元的两个亚像素单元的栅电极连接，所述亚像素单元的像 素电极分别与各自的漏电极相连。
2.根据权利要求1所述的阵列基板，其特征在于所述像素单元的两个亚像素单元关 于所述像素单元的数据线对称。
3.根据权利要求1所述的阵列基板，其特征在于所述像素单元的两个亚像素单元对 应的薄膜晶体管的沟道宽长比不同。
4.根据权利要求1所述的阵列基板，其特征在于所述像素单元的两个亚像素单元对 应像素电极面积不同。
5.根据权利要求1所述的阵列基板，其特征在于所述衬底基板上还形成有与所述栅 线位于同层的公共电极线。
6.根据权利要求5所述的阵列基板，其特征在于所述公共电极线与所述像素电极具 有交叠区域。
7.根据权利要求6所述的阵列基板，其特征在于所述公共电极线包括对应像素单元 之间的部分。
8.一种液晶显示器，包括液晶面板，其特征在于所述液晶面板包括对盒设置的彩膜 基板和权利要求1-7任一所述的阵列基板，所述彩膜基板和阵列基板中夹设有液晶层。
专利摘要本实用新型公开了一种阵列基板和液晶显示器，其中该阵列基板包括衬底基板，衬底基板上形成有横纵交叉的数据线和栅线，以及多个像素单元，其中像素单元包括两个亚像素单元，像素单元的数据线形成在两个亚像素单元之间；亚像素单元包括像素电极和薄膜晶体管，薄膜晶体管包括栅电极、源电极、漏电极和有源层。本实用新型通过数据线将每个像素单元分为两个亚像素单元，在数据线发生偏移时，数据线与两个亚像素单元的像素电极之间的耦合电容产生差异，使两个亚像素单元灰阶组合后变化相互抵消，减弱数据线发生偏移对像素单元产生的液晶电压的影响，减小垂直串扰；像素单元的两个亚像素单元的寄生电容互相抵消实现自补偿，减弱闪烁现象。
文档编号G02F1/1362GK201867560SQ20102060120
公开日2011年6月15日 申请日期2010年11月8日 优先权日2010年11月8日
发明者祁小敬, 谭文 申请人:京东方科技集团股份有限公司, 成都京东方光电科技有限公司