专利名称：阵列基板和液晶显示面板的制作方法
技术领域：
本实用新型涉及液晶显示技术，尤其涉及一种阵列基板和液晶显示面板。
背景技术：
液晶显示器是目前常用的平板显示器，其中薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)是液晶显示器中的主流产品。阵列基板是液晶显示器的重要部件。阵列基板上可分为像素区域和接口区域，像素区域中形成各像素单元。每个像素单元包括TFT开关和像素电极；TFT开关包括栅电极、 源电极、漏电极和有源层；栅电极连接栅线，漏电极连接数据线，源电极连接像素电极，有源层形成在源电极和漏电极与栅电极之间。阵列基板上的TFT开关自身存在寄生电容，各种引线之间也容易产生寄生电容。 例如像素电极与栅线之间、数据线与栅线之间、数据线与公共电极线之间都会产生寄生电容。就传统的阵列基板来说，数据线与像素电极之间是没有绝缘层阻隔的，两者之间的重叠会形成短路，因此不会将像素电极与数据线设计成有重叠的结构，因此传统的阵列基板上像素电极与数据线之间是不会产生寄生电容的。但是，由于这种传统设计方式对开口率的影响较大，所以为了避免短路又可以使开口率不受影响，通常是在像素电极与数据线之间插入一层绝缘层，当然由此也不可避免地引入了像素电极与数据线之间的寄生电容。寄生电容的数值虽小，但是确是引起干扰的重要原因，如何减小像素电极与数据线之间的寄生电容成为本领域技术人员的研究方向。
实用新型内容本实用新型提供一种阵列基板和液晶显示面板，以降低寄生电容对基板质量的影响。本实用新型提供一种阵列基板，包括衬底基板，所述衬底基板上形成有导电图案和绝缘层，所述导电图案至少包括数据线、栅线、薄膜晶体管，以及像素电极，所述绝缘层至少包括钝化层和栅绝缘层，其中在所述绝缘层上，所述数据线与所述像素电极之间的空隙处设置第一沟槽，所述第一沟槽用于降低所述数据线与所述像素电极之间的寄生电容；禾口/ 或，在所述栅线与所述像素电极之间的空隙处设置第二沟槽，所述第二沟槽用于降低所述栅线与所述像素电极之间的寄生电容。如上所述的阵列基板，其中，所述第一沟槽的厚度大于等于所述钝化层的厚度，小于等于所述钝化层和所述栅绝缘层的厚度和。如上所述的阵列基板，其中，所述第一沟槽的宽度小于等于所述数据线与所述像素电极之间的空隙处的宽度。如上所述的阵列基板，其中，所述第一沟槽为长方体。[0013]如上所述的阵列基板，其中，各像素单元中的所述第一沟槽连通成一条沟槽。如上所述的阵列基板，其中，所述第二沟槽的厚度大于等于所述钝化层的厚度，小于等于所述钝化层和所述栅绝缘层的厚度和。如上所述的阵列基板，其中，所述第二沟槽的宽度小于等于所述栅线与所述像素电极之间的空隙处的宽度。如上所述的阵列基板，其中，所述第二沟槽为长方体。如上所述的阵列基板，其中，各像素单元中的所述第二沟槽连通成一条沟槽。本实用新型还提供一种液晶显示面板，包括对盒设置的阵列基板和彩膜基板，所述阵列基板和彩膜基板之间填充有液晶层，其中所述阵列基板采用如上所述的阵列基板。本实用新型提供的阵列基板和液晶显示面板，通过在数据线与像素电极之间的绝缘层上设置第一沟槽，和/或在栅线与像素电极之间的绝缘层上设置第二沟槽，以降低可能产生的寄生电容。
图IA为本实用新型实施例一提供的阵列基板的局部俯视结构示意图图IB为图IA中沿A-A线的侧视剖切结构示意图；图IC为图IA中沿B-B线的侧视剖切结构示意图。附图标记1-衬底基板；2-栅线；3-[0025]4-栅绝缘层；5-数据线；7-[0026]8-漏电极；9-钝化层；11.[0027]12-公共电极线；[0028]50-第一沟槽；60-第二沟槽O
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。实施例一图IA为本实用新型实施例一提供的阵列基板的局部俯视结构示意图，图IB为图 IA中沿A-A线的侧视剖切结构示意图，图IC为图IA中沿B-B线的侧视剖切结构示意图。 结合图IA至图IC所示，该阵列基板包括衬底基板1，衬底基板1上形成有导电图案和绝缘层，其中的导电图案至少包括数据线5、栅线2、TFT开关的栅电极3、源电极7、漏电极8，以及像素电极11，绝缘层至少包括栅绝缘层4和钝化层9。其中，在数据线5与像素电极11 之间的绝缘层设置第一沟槽50，该第一沟槽50用于降低数据线5与像素电极11之间的寄生电容。和/或，在栅线2与像素电极11之间的绝缘层设置第二沟槽60，该第二沟槽60用于降低栅线2与像素电极11之间的寄生电容。[0032]具体的，之所以设置沟槽可以降低寄生电容，其主要原因在于寄生电容的大小主要取决于两金属之间的距离。从图IB看来，通过将数据线5与像素电极11之间的绝缘层去除一部分或者全部，可以使得数据线5与像素电极11之间变为空气，而空气的介电常数为1. 0，远远低于绝缘层的介电常数(约5. 0以上)，根据寄生电容的计算公式可知，这种设置可以有效降低数据线5与像素电极11之间的寄生电容至原来的1/5以下。同理，图IC 所示的设置可以有效降低栅线2与像素电极11之间的寄生电容至原来的1/5以下。其中，第一沟槽50的厚度可以大于等于钝化层9的厚度，即贯穿整个钝化层9，同时小于等于钝化层9和栅绝缘层4的厚度和。也就是说，第一沟槽50在贯穿钝化层9的同时，还可以贯穿栅绝缘层4。第一沟槽50的宽度优选小于等于数据线5与像素电极11之间的空隙处的宽度，以利于加工。第一沟槽50优选为长方体等规则形态，当然也可以是不规则的形态。其中，长方体形态的第一沟槽50可以利用干法刻蚀的方式形成，这种形态的第一沟槽50最容易在工业上实现，因此为优选的实施方式。不规则的形态可以使用湿法刻蚀的方式形成，采用一种既可以刻蚀钝化层9、又可以刻蚀栅绝缘层4的刻蚀液进行刻蚀，形成不规则的第一沟槽50的形态。第二沟槽60的厚度可以大于等于钝化层9的厚度，即贯穿整个钝化层9，同时小于等于钝化层9和栅绝缘层4的厚度和。也就是说，第二沟槽60在贯穿钝化层9的同时，还可以贯穿栅绝缘层4。第二沟槽60的宽度优选小于等于栅线2与像素电极11之间的空隙处的宽度，以利于加工。第二沟槽60优选为长方体等规则形态，当然也可以是不规则的形态。其中，长方体形态的第二沟槽60可以利用干法刻蚀的方式形成，这种形态的第二沟槽 60最容易在工业上实现，因此为优选的实施方式。不规则的形态可以使用湿法刻蚀的方式形成，采用一种既可以刻蚀钝化层9、又可以刻蚀栅绝缘层4的刻蚀液进行刻蚀，形成不规则的第二沟槽60的形态。需要说明的是，第一沟槽50、第二沟槽60可以分别对应设置在每个像素单元当中，每个像素单元中的第一沟槽50之间彼此不连通，每个像素单元中的第二沟槽60之间彼此不连通。第一沟槽50、第二沟槽60还可以设置在整个阵列基板上，各像素单元中的第一沟槽50连通成一条沟槽，各像素单元中的第二沟槽60连通成一条沟槽。连通成一条沟槽的设计在工艺上实现起来更加容易，更加有效地节约生产成本。本实用新型实施例提供的阵列基板，通过在数据线与像素电极之间的绝缘层上设置第一沟槽，和/或在栅线与像素电极之间的绝缘层上设置第二沟槽，以降低可能产生的寄生电容。实施例二本实用新型实施例还提供了一种液晶显示面板，该液晶显示面板包括对盒设置的阵列基板和彩膜基板，阵列基板与彩膜基板之间填充有液晶层，其中，本实施例提供的阵列基板采用如实施例一中给出的阵列基板。最后应说明的是以上实施例仅用以说明本实用新型的技术方案，而非对其限制； 尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解: 其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。
权利要求1.一种阵列基板，包括衬底基板，所述衬底基板上形成有导电图案和绝缘层，所述导电图案至少包括数据线、栅线、薄膜晶体管，以及像素电极，所述绝缘层至少包括钝化层和栅绝缘层，其特征在于在所述绝缘层上，所述数据线与所述像素电极之间的空隙处设置第一沟槽，所述第一沟槽用于降低所述数据线与所述像素电极之间的寄生电容；和/或，在所述栅线与所述像素电极之间的空隙处设置第二沟槽，所述第二沟槽用于降低所述栅线与所述像素电极之间的寄生电容。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一沟槽的厚度大于等于所述钝化层的厚度，小于等于所述钝化层和所述栅绝缘层的厚度和。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一沟槽的宽度小于等于所述数据线与所述像素电极之间的空隙处的宽度。
4.根据权利要求1至3中任一项所述的阵列基板，其特征在于，所述第一沟槽为长方体。
5.根据权利要求1至3中任一项所述的阵列基板，其特征在于，各像素单元中的所述第一沟槽连通成一条沟槽。
6.根据权利要求1所述的阵列基板，其特征在于，所述第二沟槽的厚度大于等于所述钝化层的厚度，小于等于所述钝化层和所述栅绝缘层的厚度和。
7.根据权利要求6所述的阵列基板，其特征在于，所述第二沟槽的宽度小于等于所述栅线与所述像素电极之间的空隙处的宽度。
8.根据权利要求6或7所述的阵列基板，其特征在于，所述第二沟槽为长方体。
9.根据权利要求6或7所述的阵列基板，其特征在于，各像素单元中的所述第二沟槽连通成一条沟槽。
10.一种液晶显示面板，包括对盒设置的阵列基板和彩膜基板，所述阵列基板和彩膜基板之间填充有液晶层，其特征在于所述阵列基板采用权利要求1 9任一项所述的阵列基板。
专利摘要本实用新型公开了一种阵列基板和液晶显示面板。该阵列基板，包括衬底基板，衬底基板上形成有导电图案和绝缘层，导电图案至少包括数据线、栅线、薄膜晶体管，以及像素电极，绝缘层至少包括钝化层和栅绝缘层在绝缘层上，数据线与像素电极之间的空隙处设置第一沟槽，第一沟槽用于降低数据线与像素电极之间的寄生电容；和/或，在栅线与像素电极之间的空隙处设置第二沟槽，第二沟槽用于降低栅线与像素电极之间的寄生电容。通过在数据线与像素电极之间的绝缘层上设置第一沟槽，和/或在栅线与像素电极之间的绝缘层上设置第二沟槽，以降低可能产生的寄生电容。
文档编号G02F1/1362GK201974616SQ20102069222
公开日2011年9月14日 申请日期2010年12月30日 优先权日2010年12月30日
发明者周伟峰, 徐少颖, 谢振宇, 郭建, 陈旭 申请人:北京京东方光电科技有限公司