1.一种用于将半导体芯片(100)定位在载体(3)上的方法，其中所述半导体芯片(100)具有半导体本体(1)和钝化物(4)，所述半导体本体具有底侧(1b)以及与所述底侧(1b)相对的上侧(1t)，所述钝化物布置在所述上侧(1t)上，其中，所述方法包括：
接收所述半导体芯片(100)并且将所述半导体芯片(100)放置在所述载体(3)上；以及
借助于挤压力(F)将所述半导体芯片(100)压到所述载体(3)上，以使得所述挤压力(F)仅仅在一个或多个布置在所述上侧(1t)上的相连的芯片金属化部段(21，23)之上作用于所述半导体芯片(100)，其中所述相连的芯片金属化部段(21，23)中的每一个具有环形地闭合的边缘部段(21r，23r)，所述边缘部段在每个垂直于挤压方向(z)的方向(x，y)上具有一个大于零的最小宽度(b)，并且其中所述挤压力(F)不在所述边缘部段(21r，23r)之上作用于所述半导体芯片(100)，
其中所述半导体芯片(100)具有介电的保护层(8)，所述保护层被施加在所述芯片金属化部段(21，23)或多个芯片金属化部段(21，23)的背向所述半导体本体(1)的上侧(21t，23t)上。
2.根据权利要求1所述的方法，其中所述钝化物(4)在沿着所述挤压方向(z)挤压期间具有至少10μm的厚度(d4)。
3.根据权利要求1或2所述的方法，其中所述钝化物(4)具有酰亚胺或聚酰亚胺或者由酰亚胺或聚酰亚胺构成。
4.根据权利要求1或2所述的方法，其中所述挤压力(F5)为至少1N或至少5N。
5.根据权利要求1或2所述的方法，其中所述最小宽度(b)等于100μm或者等于200μm。
6.根据权利要求1或2所述的方法，其中连接介质层(70)具有焊料或银粉，在将所述半导体芯片(100)放置在所述载体(3)上之前，将所述连接介质层(70)加入到所述半导体芯片(100)和所述载体(3)之间。
7.根据权利要求1或2所述的方法，其中，接收所述半导体芯片(100)以及将所述半导体芯片(100)放置在所述载体(3)上借助于装配工具(5)进行，其中在将所述半导体芯片(100)放置在所述载体(3)上之后，所述底侧(1b)朝向所述载体(3)，并且所述上侧(1t)朝向所述装配工具(5)。
8.根据权利要求7所述的方法，其中，在挤压期间，对于每个所述边缘部段(21r，23r)的每个位点(S)适用的是，沿着所述挤压方向(z)延伸穿过所述位点(S)的直线(g)具有线段([P1；P2])，所述线段不延伸穿过所述边缘部段(21r，23r)的本体。
9.根据权利要求7所述的方法，其中，所述装配工具(5)具有凹进部(55)，所述钝化物(4)的部段在挤压期间啮合在所述凹进部中。
10.根据权利要求9所述的方法，其中，所述凹进部(55)平行于所述挤压方向(z)具有至少0.3mm的深度(t55)。
11.根据权利要求7所述的方法，其中，所述装配工具(5)在挤压期间与布置在所述上侧(1t)上的相连的芯片金属化部段(21，23)中的每一个芯片金属化部段以不宽于1μm的间距间隔开。
12.根据权利要求7所述的方法，其中，所述装配工具(5)在挤压期间不与所述半导体芯片(100)的电介质接触。
13.一种用于使半导体芯片(100)与载体(3)进行材料配合地连接的方法，所述方法包括：
根据前述权利要求中任一项所述的方法将半导体芯片(100)定位在载体(3)上以及将所述半导体芯片(100)压到载体(3)上，其中实施将所述半导体芯片(100)放置在所述载体(3)上，使得在放置之后并且在挤压期间将连接介质层(70)布置在底侧(1b)和所述载体(3)之间。
14.根据权利要求13所述的方法，其中，所述连接介质层(70)
具有焊料并且在挤压期间被加热到比所述焊料的熔点高的温度；或者
具有金属粉末并且在挤压期间被加热到比使所述金属粉末烧结的温度高的温度。
15.根据权利要求13或14所述的方法，其中，在将所述半导体芯片(100)放置在所述载体(3)上之前，将所述连接介质层(70)施加到所述底侧(1b)上或者施加到所述载体(3)上；或者
在将所述半导体芯片(100)放置在所述载体(3)上之前，将第一连接介质子层施加到所述底侧(1b)上，并且将第二连接介质子层施加到所述载体(3)上，其中，通过将所述半导体芯片(100)放置在所述载体(3)上使所述第一连接介质子层和所述第二连接介质子层结合成所述连接介质层(70)。
16.根据权利要求13或14所述的方法，其中，间接地通过所述连接介质层(70)实施将所述半导体芯片(100)压到所述载体(3)上。
17.根据权利要求13或14所述的方法，其中，在将所述半导体芯片(100)压到所述载体(3)上期间，所述连接介质层(70)连续地从所述底侧(1b)延伸到所述载体(3)上。