一种自由集电极纵向PNP管及其制备方法与流程

本发明涉及半导体技术领域，具体是一种自由集电极纵向PNP管及其制备方法。

背景技术：

纵向PNP管是以P型衬底作为集电极，因此只有集成元器件之间采用PN结隔离槽的集成电路才能制作这种结构的管子。由于这种结构管子的载流子是沿着晶体管断面的垂直方向运动的，故称为纵向PNP管。

这种管子的基区可准确的控制使其很薄，因此它的电流放大系数较大。但由于传统纵向PNP管工艺结构的特点，其集电极必须接到电路中电位的最低点，使其在电路中的连接位置受限，因而限制了它的应用。

而采用N阱CMOS技术结合双外延方法实现的自由集电极纵向PNP管的制作，由于其在过渡区的稳定性控制困难，在工艺加工中存在诸多难点，且与NPN管的制作工艺兼容性差，因而较少采用。

技术实现要素：

本发明的目的在于提供一种自由集电极纵向PNP管，该纵向PNP管具有自由集电极电位，能够克服传统纵向PNP管集电极必须固定在最低电位的缺点，改善其性能。

本发明解决其技术问题所采用的技术方案是：

一种自由集电极纵向PNP管，包括P型衬底，P型衬底中心设有N-阱，N-阱外侧的P型衬底上设有外P+埋层，N-阱中心设有内P+埋层，P型衬底上方覆盖有N-外延层，N-外延层由外向内嵌有外P+隔离区、N+隔离区与内P+隔离区，外P+隔离区、N+隔离区与内P+隔离区间隔设置，外P+隔离区的底部与外P+埋层的顶部相接，N+隔离区的底部与N-阱的顶部相接；内P+隔离区的底部与内P+埋层的顶部相接；N-外延层中心还设有N-基区，N-基区上设有N+基区，N-基区中心设有P+发射区；P+发射区顶部、N+基区顶部与内P+隔离区顶部分别引出发射极、基极与集电极。

本发明还提供一种制备上述自由集电极纵向PNP管的方法，包括以下步骤：

S1)取P型衬底，在P型衬底上采用N-阱氧化、光刻、腐蚀与磷注入工艺制备N-阱；

S2)采用光刻工艺，在N-阱外侧的P型衬底上以及N-阱中心分别制作外P+埋层图形与内P+埋层图形；

S3)通过外P+埋层图形与内P+埋层图形打开的窗口注入硼杂质，得到外P+埋层与内P+埋层；

S4)在P型衬底上生长单晶硅外延层，即N-外延层，N-外延层将P型衬底、N-阱、外P+埋层与内P+埋层全覆盖；

S5)在N-外延层上生长氧化层；

S6)采用光刻工艺，在N-外延层上制作N+隔离图形；

S7)通过N+隔离图形打开的窗口注入磷杂质，经过退火后，得到N+隔离区，N+隔离区的底部与N-阱的顶部相接；

S8)采用光刻工艺，在N-外延层上制作外P+隔离图形与内P+隔离图形；

S9)通过外P+隔离图形与内P+隔离图形打开的窗口注入硼杂质，得到外P+隔离区与内P+隔离区；外P+隔离区、N+隔离区与内P+隔离区间隔设置，外P+隔离区的底部与外P+埋层的顶部相接，内P+隔离区的底部与内P+埋层的顶部相接；

S10)采用光刻工艺，在N-外延层的中心位置制作N-基区图形；

S11) 通过N-基区图形打开的窗口注入硼杂质，得到N-基区；

S12) 通过光刻工艺，在N-基区上制作N+基区图形；

S13) 通过N+基区图形打开的窗口注入磷杂质,得到N+基区；

S14) 通过光刻工艺，在N-基区中心位置制作P+发射区图形；

S15) 通过P+发射区图形打开的窗口注入硼杂质，得到P+发射区；

S16) 制作引线得到权利要求1所述的自由集电极纵向PNP管。

本发明的有益效果是：

一、发射极与N-阱通过深磷短接，接器件工作电压，使N-阱与P型衬底、内P+埋层形成的PN结构处于反偏状态，实现器件纵向集电自由，可根据电路工作需要接电位，P型衬底接最低电位；克服了传统纵向PNP管集电极必须固定在最低电位的缺点；

二、采用深N-阱防止P+埋层下扩穿透N-阱和P型衬底连接，无法形成隔离阱；集电区与P型衬底通过N-阱、N-外延层与深磷进行隔离；

三、在N-阱区引入内P+埋层，降低Vces饱和压降；

四、P型衬底与N-外延层实现了与常规的双极集成电路工艺相兼容；

五、N-基区与N+基区的双基区结构，能够降低Vebs饱和压降、提高BC结击穿电压以及改善纵向PNP管的放大特性。

附图说明

下面结合附图和实施例对本发明进一步说明：

图1是本发明的结构示意图；

图2是本发明制备方法中步骤S1的示意图；

图3是本发明制备方法中步骤S2与S3的示意图；

图4是本发明制备方法中步骤S4的示意图；

图5是本发明制备方法中步骤S5的示意图；

图6是本发明制备方法中步骤S6与S7的示意图；

图7是本发明制备方法中步骤S8与S9的示意图；

图8是本发明制备方法中步骤S10与S11的示意图；

图9是本发明制备方法中步骤S12与S13的示意图；

图10是本发明制备方法中步骤S14与S15的示意图。

具体实施方式

如图1所示，本发明提供一种自由集电极纵向PNP管，包括P型衬底1，P型衬底1中心设有N-阱2，N-阱2外侧的P型衬底1上设有呈环形的外P+埋层3，N-阱中心设有内P+埋层4，P型衬底1上方覆盖有N-外延层5，N-外延层5由外向内嵌有呈环形的外P+隔离区6、N+隔离区7与内P+隔离区8，外P+隔离区6、N+隔离区7与内P+隔离区8间隔设置，外P+隔离区6的底部与外P+埋层3的顶部相接，N+隔离区7的底部与N-阱2的顶部相接；内P+隔离区8的底部与内P+埋层4的顶部相接；N-外延层5中心还设有N-基区9，N-基区9上设有呈环形的N+基区10，N-基区9中心设有P+发射区11；P+发射区顶部、N+基区顶部与内P+隔离区顶部分别引出发射极E、基极B与集电极C；外P+隔离区顶部引出接地，N+隔离区顶部引出用于接高电位。

本发明还提供一种制备上述自由集电极纵向PNP管的方法，包括以下步骤：

S1)结合图2所示，选择电阻率8～13Ω.cm、厚度500μm的硅片作为P型衬底1；清洗P型衬底1，去除P型衬底1表面的颗粒与灰尘；

在P型衬底1上采用N-阱氧化、光刻、腐蚀与磷注入工艺制备N-阱2；

N-阱氧化是在高温氧化炉中进行，氧化温度是生长氧化层的关键参数，温度的精确控制将影响厚度均匀性，温度控制在1100±1℃；氧化是采用O₂、加湿O₂、加O₂的气体模式进行氧化，O₂是指干燥的氧气直接送入氧化炉中，干氧氧化可得到致密均匀的氧化层，湿O₂是氧气携带水蒸汽进入氧化炉中，湿O₂氧化的生长速率快，两者结合可构成较佳的氧化工艺条件，O₂流量 4L/min，湿O₂水温度95±1℃；氧化时间为10min的O₂、50min湿O₂与10minO₂；

N-阱光刻，在P型衬底1中部的氧化层上利用光刻技术，形成N-阱区图形，然后经过匀胶、前烘、曝光、显影与后烘打开N-阱区图形窗口；

N-阱腐蚀，采用湿法腐蚀的方法将光刻曝光后打开的窗口区域的SiO₂腐蚀干净，再用硫酸去除光刻胶，去离子水冲洗离心干燥；

N-阱注入前，为了保护需要注入区域,在硅片表面生长一层较薄的优质氧化层，晶圆片在115℃下硫酸煮15分钟，去离子水冲洗干净；氢氟酸：水＝1：10，漂洗10秒，去离子水冲洗离心干燥；氧化炉温920±1℃，通入O₂时间为20±1min，O₂流量6L/min；

N-阱磷注入，利用离子注入技术,注入剂量为1.3E14的磷杂质，注入能量为80Kev；

N-阱退火，在氧化扩散炉温度为800℃～1180℃～800℃条件下，采用50minN₂和小O₂升温并稳定，再加10minN₂、加20minO₂、加600minN₂、加50minO₂、加N₂降温至800℃，使注入的磷杂质再分布到一定的结深，方块电阻700Ω/□～750Ω/□；

淀积LTO，在415±1℃条件下，低温淀积一层350±10nm厚的酥松SiO₂，在低温条件下既不会对电路参数造成较大的影响同时又起到了掩蔽作用；

LTO増密，在920±1℃条件下，将LTO生长的酥松SiO₂层进行致密。

S2)结合图3所示，采用光刻工艺，经过匀胶、前烘、曝光、显影、后烘、腐蚀与去胶在N-阱2外侧的P型衬底1上以及N-阱2中心位置分别制作外P+埋层图形与内P+埋层图形；

S3)通过外P+埋层图形与内P+埋层图形打开的窗口注入硼杂质，得到外P+埋层3与内P+埋层4；

P+埋层预氧化，在所述P+埋层注入前，为了保护需要注入区域，硅片表面生长一层较薄的优质氧化层，晶圆片在115℃下硫酸煮15分钟，去离子水冲洗干净；氢氟酸：水＝1：10，漂洗10秒，去离子水冲洗离心干燥；氧化炉温920±1℃，通入25±1minTCA和O₂， O₂流量6L/min、TCA流量0.1L/min；

P+埋层注入，利用离子注入技术,注入剂量为1.2E13的硼杂质，注入能量为60Kev；

P+埋层退火，在氧化扩散炉温度为920℃～1130℃～920℃条件下，采用40minN₂和小O₂升温并稳定，再5minN₂和小O₂、加5minO₂、加25minN₂、加5minO₂，加N₂降温至920℃，使注入的硼杂质推进扩散到一定结深，方块电阻500Ω/□～600Ω/□；

S4)结合图4所示，在P型衬底1上生长单晶硅外延层，即N-外延层5，N-外延层5将P型衬底1、N-阱2、外P+埋层3与内P+埋层4全覆盖；

利用HCL抛光腐蚀硅100nm～200nm，去除氧化层，然后在外延炉中有氢气以及氯化氢气体的条件下，生长一层单晶硅外延层，生长参数为ρ:(1.4-1.7)Ω•cm，外延层厚度6～7μm；

S5)结合图5所示，在N-外延层上生长氧化层12；

在氧化扩散炉温度为920℃～1060℃～920℃条件下，采用20minN₂和小O₂、加10minO₂、加30minTCA和O₂、加10minO₂，加N₂降温至920℃，生长1000±50nm的氧化层，避免在电路标号时有碎硅屑对里面电路进行粘污，氧气流量：4L/min；对电路晶圆片进行顺序编号；将打标前氧化的氧化层用HF:H₂O₂=1:1的氢氟酸漂洗干净；

隔离氧化，隔离氧化采用在炉温920±1℃条件下，20minN₂、加8minO₂、加20minTCA和O₂、加8minO₂、加10minN₂的方法生长200nm～300nm的氧化层；

S6)结合图6所示，采用光刻工艺，在N-外延层上制作N+隔离图形；

S7)通过N+隔离图形打开的窗口注入磷杂质，经过退火后，得到N+隔离区，N+隔离区7的底部与N-阱2的顶部相接；

注入磷杂质时利用离子注入技术,注入剂量为5E16的磷杂质,注入能量为40Kev；深磷退火，在氧化扩散炉温度为800℃～1140℃～800℃条件下，采用5minN₂和小O₂升温并稳定，再加40minN₂和小O₂、加10minO₂，加N₂降温至800℃，使注入的磷杂质推进扩散到一定结深；

S8)结合图7所示，采用光刻工艺，在N-外延层上制作外P+隔离图形与内P+隔离图形，内P+隔离图形即为集电区图形；

S9)通过外P+隔离图形与内P+隔离图形打开的窗口注入剂量为5E14的硼杂质,注入能量为60Kev，得到外P+隔离区6与内P+隔离区8；外P+隔离区6、N+隔离区7与内P+隔离区8间隔设置，外P+隔离区6的底部与外P+埋层3的顶部相接，内P+隔离区7的底部与内P+埋层4的顶部相接；内P+隔离区7即为集电区；

S10)结合图8所示，采用光刻工艺，在N-外延层的中心位置制作N-基区图形；

S11) 通过N-基区图形打开的窗口注入硼杂质，得到N-基区9；

注入时，利用离子注入技术,注入剂量为5E12的硼杂质,注入能量为70Kev；

注入后，在氧化扩散炉温度为800℃～1140℃～800℃条件下，采用5minN₂和小O₂升温并稳定，再加40minN₂和小O₂、加20minO₂，加N2降温至800℃，使注入的硼杂质推进扩散到一定结深，实现PN结隔离及一定深度的基区；

S12) 结合图9所示，通过光刻工艺，在N-基区9上制作N+基区图形；

S13) 通过N+基区图形打开的窗口注入磷杂质,得到N+基区10；

注入时，利用离子注入技术,注入剂量为4E15的硼杂质,注入能量为50Kev；

注入后，在氧化扩散炉温度为920℃条件下，采用15minN₂和O₂稳定，再加5minO₂、加15minH₂和O₂、加5minO₂、加5minO₂，使注入的磷杂质再分布扩散，形成一定深度的基区；

S14) 结合图10所示，通过光刻工艺，在N-基区9中心位置制作P+发射区图形；

S15) 通过P+发射区图形打开的窗口注入硼杂质，得到P+发射区11；

注入时，利用离子注入技术,注入剂量为10E15的硼杂质,注入能量为40Kev；

注入后，在氧化扩散炉温为920±1 ℃条件下，采用10minN₂和小O₂稳定，在加8minN₂、加20minH₂和O₂、加5minO₂+N₂，进行发射区主扩；

S16) 制作引线得到权利要求1所述的自由集电极纵向PNP管；

制作时，利用光刻技术，形成引线孔图形；使用等离子体干法刻蚀SiO₂，BOE湿法腐蚀二氧化硅；

溅铝，溅射纯铝膜，实现电路的自连与互连；

铝版光刻，利用光刻技术，形成铝引线及压点；

钝化，利用PECVD技术淀积650nm±10nm的SiO₂及250±10nm的氮化硅钝化膜，用以保护电路；

合金退火，在500℃氮气下进行合金退火，合金40min，使铝压焊点与硅形成良好的欧姆接触。

利用上述工艺技术，制备出的自由集电极纵向PNP管PCM器件参数指标如下：β≥60(Ib=1μA,Vce=－5V)、BVceo≥35V (Iceo=2μA)；BVcbo≥60V (Icbo=2μA)、BVebo≥8V(Iebo=1μA)。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同替换、等效变化及修饰，均仍属于本发明技术方案保护的范围内。