半导体集成电路器件的制作方法

本发明申请是申请日为2012年10月17日、申请号为201210407045.1、发明名称为“半导体集成电路器件”的发明专利申请的分案申请。

本发明涉及半导体集成电路器件，特别涉及在核心区域的周围配置有包含i/o缓存器的i/o单元的半导体集成电路器件。

背景技术：

近年来，随着半导体集成电路器件的高性能化和高功能化，对于半导体集成电路器件的输入输出(i/o)的数量不断增加。因此，在半导体集成电路器件的核心区域的周围配置有许多i/o单元和焊盘。因此，为了缩小半导体集成电路器件的面积，缩小包含有i/o单元和焊盘的焊盘区域的面积很重要。

例如，专利文献1中记载了下述半导体集成电路器件：为了缩小i/o区域的浪费空间并提供占有面积较小的半导体集成电路器件，在核心区域的一边的长度方向(横方向)上配置了包含在i/o区域中的i/o电路部与esd(electrostaticdischarge)保护元件部。

并且，专利文献2中记载了下述技术：不增大布局面积，提高i/o电路部的ems耐受性。

专利文献1：日本特开2007-096216号公报(图2)

专利文献2：日本特开2004-165246号公报

技术实现要素：

以下分析是由本发明者进行的。

图11示意性地示出了相关技术中的半导体集成电路器件的芯片的整体结构。参照图11，半导体集成电路器件具有配置有cpu、ram、模拟区域等的核心区域160、配置有i/o单元和焊盘(bondingpad)150的焊盘区域170。

图14示出了采用了i/o单元140时的焊盘区域170的结构。参照图14，在焊盘区域170中配置有多个i/o单元140与多个焊盘150。焊盘150被设置为覆盖i/o单元140的一部分。i/o单元140具有：配置有电平移位器电路的电平移位器区域110、配置有i/o逻辑电路的i/o逻辑区域120、以及配置有i/o缓存器电路的i/o缓存器区域130。i/o缓存器区域130具有：配置有电阻元件的寄存器区域131、135、配置有n缓存器(nmos晶体管)的n缓存器区域132、配置有二极管元件的二极管元件区域133、134、配置有p缓存器(pmos晶体管)的p缓存器区域136。由于焊盘用于与焊线等的连接，因此高度和宽度存在限制，无法缩小到适合i/o单元的大小。因此，在与芯片尺寸相比而需要许多i/o单元和焊盘时，如图14所示，采用下述方法：将焊盘交错配置，并高效布局来减少面积。

另一方面，在与芯片尺寸相比i/o单元和焊盘的数量较少的情况下，能够不将焊盘交错配置而将其排列成1列。图12是表示具备排列成一列的焊盘的半导体集成电路器件的结构的布局图。在将图12所示的i/o单元140适用于能够将焊盘150排列成一列的产品的情况下，由于i/o单元140的高度高于焊盘150的高度，因此如图11和图12所示，很难削减焊盘区域170的面积。

并且，还存在以下问题：在为了将焊盘排列成1列的直线焊盘用(inlinepad)而新作成i/o单元时，由于重新设计esd保护区域和缓存器尺寸，因此需要额外的工时和费用，还很难设为与交错焊盘用的i/o单元140等同的ac/dc特性。

在i/o单元140中单纯地缩小了i/o缓存器区域130的高度方向时，会产生以下问题。图13是表示在图12所示的i/o单元140中，缩小了i/o缓存器区域130的高度方向时的、对于i/o单元140的电源布线的结构的布局图。

在图13中，核心电源布线141和核心接地布线142分别对电平移位器区域110提供核心电源电位vdd和核心接地电位vss。并且，i/o电源布线143和i/o接地布线144分别对i/o逻辑区域120提供i/o电源电位vccq和i/q接地电位vssq。并且，i/o电源布线145和i/o接地布线146分别对i/o缓存器区域130提供i/o电源电位vccq和i/o接地电位vssq。

如图13所示，当在高度方向(图13的纵方向)上缩小i/o缓存器区域130时，i/o电源布线143、145和i/o接地布线144、146的布线宽度也变得狭窄，并且布线高电阻化。即，在图12所示的i/o单元140中单一地缩小了i/o缓存器区域130的高度方向时，被设置在上空的电源布线也被缩小，并且esd特性和电源提供特性有可能劣化。

并且，根据专利文献1中所记载的半导体集成电路器件，通过在沿核心区域的边的方向(横方向)上配置i/o电路部和esd保护元件部，能够削减垂直于边的方向(纵方向)的高度。然而，在该半导体集成电路器件中，焊线用焊盘(第一焊盘)与晶圆测试用焊盘(第二焊盘)也同样被配置在横方向上。此时，i/o区域的横向宽度根据这些焊盘的横向宽度而增大。即，根据专利文献1中所记载的半导体集成电路，由于削减了i/o区域的高度，导致i/o区域的宽度增大，出现很难削减i/o区域的面积的问题。

因此，在半导体集成电路器件中，在降低i/o单元的高度的同时防止宽度增大，从而削减i/o单元所占据的面积将成为课题。另外，这里，将向平行于核心区域的边中配置有i/o单元的一边的方向的i/o单元的宽度简称为“宽度”，将向垂直于该边的方向的i/o单元的宽度简称为“高度”

本发明的一个观点的半导体集成电路器件，在核心区域的周围配置有包含i/o逻辑电路和i/o缓存器电路的i/o单元，

配置有所述i/o逻辑电路的i/o逻辑区域和配置有所述i/o缓存器电路的i/o缓存器区域，与配置有针对所述i/o单元的焊盘的区域重合，并且彼此并列配置在与所述核心区域的边平行的方向上。

发明效果

本发明的半导体集成电路器件，通过将i/o逻辑区域与i/o缓存器区域并列配置在与核心区域的边平行的方向上，能够降低i/o单元的高度，并且通过将i/o逻辑区域和i/o缓存器区域均配置成与配置有针对i/o单元的焊盘的区域重合，能够防止i/o单元宽度的增大，因此能够削减i/o单元的面积。

附图说明

图1是表示实施方式1的半导体集成电路器件中的焊盘区域的结构的布局图。

图2是示意性地示出了实施方式1的半导体集成电路器件的芯片的整体结构的图。

图3是实施闭锁措施之前的半导体集成电路器件中的i/o单元的平面图和剖面图。

图4是用于针对实施闭锁措施之前的半导体集成电路器件的问题点进行说明的图。

图5是实施方式2的半导体集成电路器件中的i/o单元的平面图和剖面图。

图6是用于针对实施方式2的半导体集成电路器件的效果进行说明的图。

图7是表示实施方式3的半导体集成电路器件中的电源布线的结构的布局图。

图8是表示实施方式3的半导体集成电路器件中的i/o单元和电源单元的结构的框图和布局图。

图9是表示第四实施方式的半导体集成电路器件的结构的布局图。

图10是表示第五实施方式的半导体集成电路器件的结构的布局图。

图11是示意性地示出了相关技术的半导体集成电路器件的芯片的整体结构的图。

图12是表示相关技术的半导体集成电路器件中的焊盘区域的结构的布局图。

图13是表示相关技术的半导体集成电路器件中的电源布线的结构的布局图。

图14是表示相关技术的半导体集成电路器件中的焊盘区域的结构的布局图。

附图标记

10、110电平移位器区域

11电平移位器电路

12i/o电位区域

20、120i/o逻辑区域

21i/o逻辑电路

30、130i/o缓存器区域

31、35、131、135寄存器区域

32、132n缓存器区域

33、34、133、134二极管元件区域

36、136p缓存器区域

37i/o缓存器电路

40、140i/o单元

41、141核心电源布线

42、142核心接地布线

43、143、145i/o电源布线

44、144、146i/o接地布线

50、150焊盘

60、160核心区域

61核心逻辑电路

70、170焊盘区域

80电源单元

81电路a区域

82电路b区域

a、b电路

c1电容元件

d1～d3二极管元件

dnw深n型阱

in1、in2逆变器

m1mos晶体管

n1n缓存器(nmos晶体管)

nwn型阱

p1p缓存器(poms晶体管)

pad焊盘

p-subp型基板

pwp型阱

r1～r7电阻元件

t1～t5晶体管

vccqi/o电源电位

vdd核心电源电位

vss核心接地电位

vssqi/o接地电位

具体实施方式

首先，针对本发明的概要进行说明。另外，该概要中附注的附图参照标记是专门用来帮助理解的示例，并不意图将本发明限定于图示的方式。

图2是表示本发明半导体集成电路器件的整体结构的布局图。图1是放大了图2的一虚线部分的布局图。参照图1和图2，本发明半导体集成电路器件在核心区域60的周围配置有包含电平移位器电路、i/o逻辑电路和i/o缓存器电路的i/o单元40，配置有i/o逻辑电路的i/o逻辑区域20和配置有i/o缓存器电路的i/o缓存器区域30，与配置有针对i/o单元40的焊盘50的区域重合，并且彼此并列配置在平行于核心区域60的边的方向上。

这里，i/o缓存器区域30还可以包含配置有esd保护元件的esd保护元件区域。并且，i/o逻辑电路也可以包含控制i/o缓存器电路的电路、输入电路、上拉下拉用电路、以及其控制电路等。另外，图1示出了在各i/o单元40中同样配置有i/o逻辑区域20与i/o缓存器区域30的情况下的结构，但i/o逻辑区域20与i/o缓存器区域30也可以在各i/o单元40中具有不同的配置(在图1中左右相反)。

通过将i/o逻辑区域20与i/o缓存器区域30并列配置在平行于核心区域60的边的方向上，能够降低i/o单元40的高度。并且，通过将i/o逻辑区域20和i/o缓存器区域30均配置为与配置有针对i/o单元40的焊盘50的区域重合，也能够防止i/o单元的宽度增大。因此，根据该半导体集成电路器件，通过削减i/o单元40的面积，也能够削减焊盘区域70的面积，与相关技术的半导体集成电路器件(图11、图12)相比，能够缩小半导体集成电路器件的面积。

参照图5，构成i/o逻辑区域20的深n型阱(deepn-well)dnw和构成i/o缓存器区域30的深n型阱dnw最好彼此分离。通过使用深nwel构造dnw分割i/o缓存器区域30与i/o逻辑区域20，从而能够防止闭锁。

参照图7，i/o逻辑电路和i/o缓存器电路最好共用提供第一电位(i/o电源电位vccq)的第一布线(i/o电源布线43)，并且共用提供第二电位(i/o接地电位vssq)的第二布线(i/o接地布线44)。由此，与相关技术的半导体集成电路(图13)相比，能够加宽向i/o单元40提供的电源周围布线宽度，并且能够提供稳定的电源。

参照图7和图8(a)，i/o缓存器电路37具有p缓存器(pmos晶体管p1)与n缓存器(nmos晶体管n1)，配置有p缓存器p1的p缓存器区域36最好被配置为与配置有电平移位器电路11的电平移位器区域10相邻。由此，能够对电平移位器电路11与p缓存器p1容易地提供通用的i/o电源电位vccq。

参照图8(a)，i/o缓存器区域30具备pmos晶体管p1、nmos晶体管n1、第一电阻元件和第二电阻元件(r2、r1)、以及第一二极管元件和第二二极管元件(d2、d1)，pmos晶体管p1的栅极端子与i/o逻辑电路21连接，源极端子或漏极端子的一方与背栅极端子和第一布线(i/o电源布线43)连接，另一方与第一电阻元件r2的第一端子连接，第一电阻元件r2的第二端子与焊盘pad连接，第一二极管元件d2连接在第一布线43与焊盘pad之间，nmos晶体管n1的栅极端子与i/o逻辑电路21连接，源极端子或漏极端子的一方与背栅极端子和第二布线(i/o接地布线44)连接，另一方与第二电阻元件r1的第一端子连接，第二电阻元件r1的第二端子与焊盘pad连接，第二二极管元件d1也可以连接在第二布线44与焊盘pad之间。

参照图8(a)和图9，配置有电平移位器电路11的电平移位器区域10具有第一电位区域(i/o电位区域12)与第二电位区域(核心电位区域13)，该第一电位区域设有提供第一电源电位(i/o电源电位vccq)的电路，该第一电源电位被提供至i/o逻辑电路21，该第二电位区域设有提供第二电源电位(核心电源电位vdd)的电路，该第二电源电位被提供至核心逻辑电路61，最好将第一电位区域12设置在i/o逻辑区域20的内部，将第二电位区域13设置在核心区域60、i/o逻辑区域20和i/o缓存器区域30之间。根据该结构，能够进一步降低i/o单元40的高度。

(实施方式1)

针对实施方式1的半导体集成电路器件，参照附图进行说明。图1是放大示出了本实施方式的半导体集成电路器件中的缓存器区域的结构的图。参照图1，在焊盘区域70中配置有多个i/o单元40。并且，各i/o单元40包含配置有电平移位器电路的电平移位器区域10、配置有i/o逻辑电路的i/o逻辑区域20、以及配置有i/o缓存器电路的i/o缓存器区域30。

电平移位器区域10配置在核心区域60侧。i/o逻辑区域20和i/o缓存器区域30彼此并列配置在平行于核心区域60的边的方向(图1的横方向)上。并且，i/o逻辑区域20和i/o缓存器区域30均与配置有针对i/o单元40的焊盘(bondingpad)50的区域重合。

通过将i/o逻辑区域20与i/o缓存器区域30并列配置在平行于核心区域的边的方向上，如图12所示，与将i/o逻辑区域120与i/o缓存器区域130配置在纵方向上的i/o单元140相比，能够降低i/o单元40的高度。并且，通过将i/o逻辑区域20和i/o缓存器区域30均配置为与配置有针对i/o单元40的焊盘50的区域重合，也能够防止i/o单元的(图1的横方向的)宽度增大。因此，根据本实施方式的半导体集成电路器件，通过削减各个i/o单元40的面积，从而能够与相关技术的焊盘区域170相比削减焊盘区域70的面积。

图2示意性地示出了本实施方式的半导体集成电路器件的芯片的整体结构。图2作为一个示例示出了使用本实施方式的i/o单元40将焊盘50排列成一列的情况下的半导体芯片的整体图。参照图2，半导体集成电路器件具有核心区域60与被设置在核心区域60的周围的焊盘区域70。在焊盘区域70中配置有多个i/o单元40与针对各i/o单元40的焊盘50。

根据本实施方式的半导体集成电路器件，与相关技术的半导体集成电路器件的焊盘区域170(图12)相比，能够削减焊盘区域70的面积，也能够与相关技术的半导体集成电路器件(图11)相比缩小装置本身的尺寸。需要指出的是，本发明的发明人确认与相关技术的i/o单元140(图12)相比，在本实施方式中能够在高度方向上使i/o单元40(图1)的尺寸缩小56um，并且确认也能够在一边上使芯片尺寸缩小56um×2＝112um。

另外，在i/o缓存器区域30中，如图8所示，也可以设置有esd保护电阻器(电阻元件r1、r2、二极管元件d1、d2)、输出缓存器(nmos缓存器n1、pmos缓存器p1)。通过将这些元件设为与被设置在相关技术的交错盘用i/o单元的缓存器区域内的元件相同，也能够使esd耐受性和缓存器的ac/dc特性与相关技术的i/o缓存器等同。

在本实施方式中，通过在相关技术的半导体集成电路器件(图11、图12)中，将被设置在i/o缓存器区域130的上方(图12的纵方向)的i/o逻辑区域120配置在i/o缓存器区域30的旁边，从而缩小了i/o单元40的高度(图10的纵方向)。并且，焊盘50的间距最小设为65um，i/o单元40的宽度(图1的横方向)不超过最小间距。

在本实施方式中，通过将i/o逻辑区域20与i/o缓存器区域30并列配置在平行于核心区域60的边的方向上，降低了i/o单元40的高度。并且，通过将i/o逻辑区域20和i/o缓存器区域30均配置为与配置有针对i/o单元40的焊盘50的区域重合，防止了i/o单元40的宽度增大。由此，能够与相关技术的i/o单元140相比大幅度削减i/o单元40的面积。

(实施方式2)

针对实施方式2的半导体集成电路器件，参照附图进行说明。如实施方式1那样，将i/o逻辑区域20配置在了i/o缓存器区域30的旁边，导致很容易发生闭锁。在本实施方式中，提供具有用于防止闭锁的结构的半导体集成电路器件。

首先，针对发生闭锁的机制，参照图3和图4进行说明。图3示出了i/o单元40的平面图、以及在采用了深n型阱(deepn-well、dnl)构造的半导体集成电路器件中没有对i/o缓存器区域30与i/o逻辑区域20分割时的a-a’剖面图。

此时，如图3所示，形成有横跨焊盘pad正下方的p区域p、i/o缓存器区域30和i/o逻辑区域的n型阱nw、i/o逻辑区域20中的p型阱pw，以及利用i/o接地正下方的n区域n形成p-nw-pw-n寄生可控硅元件。

图4示出了图3的剖面图的等效电路。当流动有来自焊盘pad的浪涌电流时，基极电流从晶体管t1向电流i1的方向流动。当有电流i1流动时，晶体管t2进入导通状态，电流i2流动。在发生这种现象时，只要不关闭电源，电流就永久地继续流动，从而导致元件被破坏。

即，根据图3所示的结构，由于形成有由寄生晶体管构成的可控硅构造，因此来自焊盘pad的浪涌电流导致闭锁，产生过电流，并且有可能破坏元件。

图5示出了本实施方式的半导体集成电路器件的结构。图5示出了i/o单元40的平面图、以及在采用了深n型阱(deepn-well、dnl)构造的半导体集成电路器件中对i/o缓存器区域30与i/o逻辑区域20进行了分割时的a-a’剖面图。

参照图5，使用深n型阱构造，分离了i/o缓存器区域30与i/o逻辑区域20。即，i/o逻辑区域20中的n型阱nw和深n型阱dnw、i/o缓存器区域30中的n型阱nw和深n型阱dnw由p型基板p-sub分离。

图6示出了对于图5的剖面图的构造的等效电路。参照图5和图6，根据本实施方式的半导体集成电路器件，发现没有形成由寄生晶体管构成的可控硅构造。

因此，如图5所示，通过使用深n型阱进行元件分离，从而能够防止由于来自盘pad的浪涌电流所带来的闭锁。并且，根据该构造，也能够缩短缓存器电路与逻辑电路之间的距离，并且能够防止i/o单元40的宽度(图1的横方向)的增大。另外，根据图5所示的构造，即使在i/o缓存器区域30中流过电流并产生了噪音时，i/o逻辑区域20中也存在dnw构造，因此也具有难以导致噪音传播的错误动作的有点。

(实施方式3)

针对实施方式3的半导体集成电路器件，参照附图进行说明。如参照图13所述，在相关技术的半导体集成电路(图11、图12)中在高度方向上那样地缩小了i/o单元140的情况下，i/o电源布线143、145和i/o接地布线144、146的宽度变细，并且电源提供特性劣化。在本实施方式中，提供一种解决该问题的半导体集成电路器件。

图7是表示本实施方式的半导体集成电路器件中的电源布线的结构的布局图。图7示出了形成在i/o单元40上的布线层上的电源周围布线。

参照图7，设置在i/o逻辑区域20中的i/o逻辑电路、以及设置在i/o缓存器区域30中的i/o缓存器电路共用提供i/o电源电位vccq的i/o电源布线43，并且共用提供i/o接地电位vssq的i/o接地布线44。即，根据本实施方式的半导体集成电路器件，能够在i/o缓存器区域30与i/o逻辑区域20之间公用i/o电源布线43和i/o接地布线44。

如相关技术的半导体集成电路器件那样，在高度方向那样地缩小了i/o单元140时，i/o电源布线143、145、以及i/o接地布线144、146的宽度均变细。另一方面，根据本实施方式，与相关技术的半导体集成电路相比，能够加宽向i/o单元40提供的电源周围布线、即i/o电源布线43和i/o接地布线44的宽度，并且能够提供稳定的电源，esd耐受性也得以提高。

图8是表示本实施方式的半导体集成电路器件中的i/o单元40和电源单元80的结构的框图和布局图。图8(a)是表示i/o单元40的结构的框图和布局图。图8(a)示出了i/o单元40与被设置在核心区域60(图2)中的核心逻辑电路61。参照图8(a)，i/o单元40具备电平移位器电路11、i/o逻辑电路21和i/o缓存器电路37。电平移位器电路11、i/o逻辑电路21和i/o缓存器电路37分别被设置在图7的电平移位器区域10、i/o逻辑区域20和i/o缓存器区域30中。

i/o缓存器电路37还具备p缓存器(pmos晶体管)p1、n缓存器(nmos晶体管)n1、电阻元件r1、r2和二极管元件d1、d2。p缓存器p1、电阻元件r2、二极管元件d2、二极管元件d1、n缓存器n1和电阻元件r1分别被设置在图7的p缓存器区域36、寄存器区域35、二极管元件区域34、二极管元件区域33、n缓存器区域32和寄存器区域31中。

核心逻辑电路61与i/o单元40的电平移位器电路11连接，提供核心电源电位vdd和核心接地电位vss。电平移位器电路11与核心逻辑电路61、i/o逻辑电路21连接，提供核心电源电位vdd、i/o电源电位vccq以及核心接地电位vss。i/o逻辑电路与电平移位器电路11、以及p缓存器p1和n缓存器n1的栅极端子连接，提供i/o电源电位vccq和i/o接地电位vssq。p缓存器p1连接在i/o电源布线与电阻元件r2之间。电阻元件r2连接在p缓存器p1与焊盘pad之间。二极管元件d2连接在i/o电源布线与焊盘pad之间。n缓存器n1连接在i/o接地布线与电阻元件r1之间。电阻元件r1连接在n缓存器n1与焊盘pad之间。二极管元件d1连接在i/o接地布线与焊盘pad之间。

参照图7和图8(a)，配置有p缓存器p1的p缓存器区域36被配置为与配置有电平移位器电路11的电平移位器区域10相邻。此时，能够对电平移位器电路11与p缓存器p1容易地提供公用的i/o电源电位vccq。

图8(b)示出了电源单元80的电路图和布局图。图8(b)与电源单元作为示例示出了i/o电源提供单元的结构。参照图8(b)，电源单元80具备电路a和电路b。电路a具备电容元件c1、电阻元件r3～r6、以及逆变器in1、in2。另一方面，电路b具备电阻元件r7、mos晶体管m1和二极管元件d3。

关于电源单元80，如图8(b)的下部所示，通过将配置有电路a的电路a区域81与配置有电路b的电路b区域82彼此并列配置在平行于核心区域60的边的方向(图1的横方向)上，与图8(a)所示的i/o单元40一样，也能够缩小纵方向(图8(b))的尺寸。

(实施方式4)

针对实施方式4的半导体集成电路器件，参照附图进行说明。本实施方式提供实施方式1的半导体集成电路器件的i/o单元40的变形例。图9是表示本实施方式的半导体集成电路器件的结构的布局图。

在实施方式1中，如图1所示，对设有电平移位器电路的电平移位器区域10与设有i/o逻辑电路的i/o逻辑区域20进行了分割。在本实施方式中，通过将电平移位器电路的一部分移动到i/o逻辑区域中，从而进一步缩短的i/o单元40的高度(图9的纵方向)。

参照图8(a)和图9，配置有电平移位器电路11的电平移位器区域10具有设有提供i/o电源电位vccq的电路的i/o电位区域12，该i/o电源电位vccq被提供至i/o逻辑电路21，并且还具有设有提供核心电源电位vdd的电路的核心电位区域13，该核心电源电位vdd被提供至核心逻辑电路61。因此，在本实施方式中，将i/o电位区域12设置在i/o逻辑区域20的内部，并且将核心电位区域13设置在核心区域60(图9中未图示)与i/o逻辑区域20、i/o缓存器区域30之间。

根据本实施方式的结构(图9(b))，与将构成电平移位器电路11的全部电路配置在电平移位器区域10中的结构(图9(a))相比，能够进一步降低i/o单元40的高度。

(实施方式5)

针对第5实施方式的半导体集成电路器件，参照附图进行说明。本实施方式提供电源单元(图8(b))的变形例。图10是表示本实施方式的半导体集成电路器件的结构的布局图。

作成将图8(b)所示的电源单元80的电路b排列成2列的电源单元，并且利用各单元之间的空间配置电源单元80的电路a。由此，能够不增加横方向(图10的横方向)的面积，强化esd耐受性。另外，如图10所示，也能够在各单元之间空出的空间中配置电源间电容单元，实现电源的稳定化。

将上述专利文献等现有技术文献的各公开内容通过引用编入在本文中。在本发明的全部公开内容(包含权利要求)的框架内，能够进一步基于其基本技术思想来变更调整实施方式。并且，能够在本发明的权利要求范围的框架内选择或组合各种公开要素(包含各权利要求项的各要素、各实施例的各要素、各附图的各要素等)。即，本发明当然包括包含权利要求范围在内的全部公开的内容、根据技术思想本领域的技术人员可以进行的各种变形、修改。