本发明涉及一种晶圆级封装基板及其制作方法。
背景技术：
新一代电子产品不仅追求轻薄短小的高密度，更有朝向高功率发展的趋势；因此，集成电路(integratedcircuit，简称ic)技术及其后端的芯片封装技术亦随之进展，以跟随新一代电子产品的发展趋势。
目前晶圆级封装(wafer-levelpackage，简称wlp)的制作方式如图1a、图1b、图1c所示，先在附加电路板11形成黏接层18，如图1a所示；接着将半导体芯片13或电子元件15的接脚16朝下并通过该黏接层18而黏贴于该附加电路板11，再以铸模技术使铸模化合物12包覆及封装该半导体芯片13或电子元件15，如图1b所示；在去除该附加电路板11及该黏接层18之后，将该半导体芯片13、该电子元件15及该铸模化合物12的组合结构20上下翻转，使得重布线层(redistributionlayer，简称rdl)17可制作于该组合结构20的上表面21之上，如图1c所示。
倘若欲以一般现有的微影技术制作该重布线层17于该组合结构20的上表面21上，则该上表面21必须能提供很高的平坦度。然而，为了达到上述对该上表面21平坦度的要求，该附加电路板11及该黏接层18必须采用较为昂贵的，且该半导体芯片13及该电子元件15必须以精准而慢速的方式黏贴于该黏接层18；这都将会提高封装元件的制造成本。因此，该技术领域的制造商已经不再使用上述微影技术来制作细线路(finepitch)的重布线层。此外，电子元件15下方必须预先设置电极垫，例如凸点下金属化层(underbumpmetallization，简称ubm)或凸块，以使电子元件15的接脚16可电性连接于重布线层17上；其中，ubm的材质可为ti/cu，可采用溅镀技术及微影技术来制作，凸块则可采用电镀技术及微影技术来制作，但以集成电路晶圆制造过程来制作这样带有电极垫的电子元件，其制造过程繁琐且成本高昂。此外，若先置放电子元件15，再来制作umb和重布线层17，则会因电子元件15、铸模化合物12及重布线层17之间的材料特性差异，例如热膨胀系数的差异，导致电子元件15与重布线层17的电性连接裂开或失效。因此，有必要发展新的封装基板技术，以解决上述问题。
技术实现要素：
为了达到上述目的，本发明提供一种封装基板，其包含：一铸模化合物主体；一具有第一阻障层的第一电路元件，设置于该铸模化合物主体内，并具有多个位于该第一电路元件上侧面的第一连接端；多个第一导电贯孔，形成于该铸模化合物主体内并连接至该多个第一连接端；一具有第二阻障层的第二电路元件，设置于该铸模化合物主体内，并具有多个位于该第二电路元件上侧面的第二连接端；多个第二导电贯孔，形成于该铸模化合物主体内并连接至该多个第二连接端；以及一重布线层，形成于该铸模化合物主体上，并包含至少一导电线路，该至少一导电线路连接至该多个第一导电贯孔及该多个第二导电贯孔；其中，该多个第一连接端位于该铸模化合物主体内的一第一深度，该多个第二连接端位于该铸模化合物主体内的一第二深度，且该第一深度不同于该第二深度。
在本发明的一实施例中，该第一电路元件为半导体芯片或电子元件，且该第二电路元件为半导体芯片或电子元件。
在本发明的一实施例中，该多个阻障层以化学沉积无电电镀方式形成于该第一电路元件与该第二电路元件上，该多个阻障层为材质为铜、银、锌/镍/铜的多层金属或材质为锌/镍/银的多层金属。
在本发明的一实施例中，封装基板进一步包含一金属板，且该铸模化合物主体通过一导热黏接层而黏贴于该金属板上。
在本发明的一实施例中，封装基板进一步包含一绝缘保护层，该绝缘保护层形成于该铸模化合物主体下方。
在本发明的一实施例中，该铸模化合物主体的上半部包含一结合力增强层。
根据本发明另一实施例提供一种封装基板的制作方法，该封装基板包含：一铸模化合物主体；一具有第一阻障层的第一电路元件，设置于该铸模化合物主体内，并具有彼此相对的一第一表面及一第二表面，且该第一电路元件包含多个位于该第一表面的第一连接端；多个第一导电贯孔，形成于该铸模化合物主体内并连接至该多个第一连接端；一具有第二阻障层的第二电路元件，设置于该铸模化合物主体内，并具有彼此相对的一第三表面及一第四表面，且该第二电路元件包含多个位于该第三表面的第二连接端；多个第二导电贯孔，形成于该铸模化合物主体内并连接至该多个第二连接端；以及一重布线层，形成于该铸模化合物主体上，并包含至少一导电线路，该至少一导电线路连接至该多个第一导电贯孔及该多个第二导电贯孔；该方法包含以下步骤：提供一附加电路板；将该具有第一阻障层的第一电路元件的该第二表面以及该具有第二阻障层的第二电路元件的该第四表面黏贴于该附加电路板上，且该第一电路元件与该第二电路元件在垂直方向上不重迭，其中，该多个第一连接端位于该附加电路板上的一第一高度，该多个第二连接端位于该附加电路板上的一第二高度，且该第一高度不同于该第二高度；形成一铸模化合物，使其包覆该第一电路元件及该第二电路元件；对该铸模化合物进行开孔，形成多个第一贯孔于该多个第一连接端上，多个第二贯孔形成于该多个第二连接端上；填充一导电材料于该多个第一贯孔及该多个第二贯孔，以分别形成该多个第一导电贯孔及该多个第二导电贯孔；以及形成一重布线层于该多个第一导电贯孔及该多个第二导电贯孔上。
在本发明的一实施例中，步骤(d)为采用激光钻孔方式。
在本发明的一实施例中，步骤(d)所使用的形成该多个第一贯孔的激光能量不同于形成该多个第二贯孔的激光能量。
在本发明的一实施例中，在步骤(c)之后，进一步包含以下步骤：形成一结合力增强层于该铸模化合物上。
在本发明的一实施例中，步骤(b)为通过一导热黏接层实现。
在本发明的一实施例中，步骤(b)为通过一绝缘黏接层实现，且该方法进一步包含以下步骤：移除该附加电路板。
附图说明
图1a、图1b、图1c为现有的晶圆级封装基板的制造过程对应的剖面图；
图2为根据本发明第一实施例的封装基板的剖面示意图；
图3为根据本发明第二实施例的封装基板的剖面示意图；
图4为根据本发明第三实施例的封装基板的剖面示意图；
图5为本发明封装基板制造过程步骤之一的封装基板剖面图；
图6为本发明封装基板制造过程步骤之一的封装基板剖面图；
图7为本发明封装基板制造过程步骤之一的封装基板剖面图；
图8为本发明封装基板制造过程步骤之一的封装基板剖面图。
附图标记说明：100、200、300-封装基板；120-铸模化合物主体；130-第一电路元件；131-第一连接端；133-第一表面；134-第二表面；140-第一导电贯孔；150-第二电路元件；151-第二连接端；152-结合力增强层；153-第三表面；154-第四表面；160-第二导电贯孔；170-重布线层；171、172-导电线路；180-黏接层；190-导电柱层；191-金属柱状物；173、193-空间；d1、d2-深度。
具体实施方式
为使对本发明的特征、目的及功能有更进一步的认知与了解，兹配合图式详细说明本发明的实施例如后。在所有的说明书及图示中，将采用相同的元件编号以指定相同或类似的元件。
在各个实施例的说明中，当一元素被描述是在另一元素的「上方/上」或「下方/下」，指直接地或间接地在该另一元素之上或之下的情况，其可能包含设置于其间的其他元素；「直接地」指其间并未设置其他中介元素。「上方/上」或「下方/下」等的描述以图式为基准进行说明，但亦包含其他可能的方向转变。所「第一」、「第二」、及「第三」用以描述不同的元素，这些元素并不因为此类谓辞而受到限制。为了说明上的便利和明确，图式中各元素的厚度或尺寸，以夸张或省略或概略的方式表示，且各元素的尺寸并未完全为其实际的尺寸。
图2为根据本发明第一实施例的封装基板100的剖面示意图。该封装基板100包含：一铸模化合物主体120、一第一电路元件130、多个第一导电贯孔140、一第二电路元件150、多个第二导电贯孔160以及一重布线层170；其中，该铸模化合物主体120作为该封装基板100的主要架构，其包覆并封装该第一电路元件130及该第二电路元件150，并用以承载或支持该重布线层170。如图2所示，该第一电路元件130具有多个第一连接端131，其位于该第一电路元件130的上侧面，该第二电路元件150亦具有多个第二连接端151，其位于该第二电路元件150的上侧面。在该封装基板100的制作过程中，当该第一电路元件130与该第二电路元件150设置于该铸模化合物主体120之内时，该第一电路元件130与该第二电路元件150的接脚(pin)或连接垫(pad)(也就是该多个第一连接端131与该多个第二连接端151)是朝上置放的。
以图2为例，该第一电路元件130与该第二电路元件150通过一黏接层180而黏贴于该铸模化合物主体120的底面，且该第一电路元件130与该第二电路元件150在垂直方向上并不重迭。在本实施例中，该第一电路元件130与该第二电路元件150可以是半导体芯片(或晶粒)或电子元件(例如，积层陶瓷电容器)。倘若该第一电路元件130与该第二电路元件150具有不同的厚度，则该多个第一连接端131与该铸模化合物主体120顶面之间的距离(也就是如图所标示的深度d1)，将不同于该多个第二连接端151与该铸模化合物主体120顶面之间的距离(也就是如图所标示的深度d2)。因此，关于该多个导电贯孔140及160的制作，我们可采用激光钻孔(laserablation)、电浆蚀刻或其他开孔技术，在该多个第一连接端131上方形成深度为d1的贯孔，从而在该多个第二连接端151上方形成深度为d2的贯孔，并于该多个贯孔中填充导电材料，即可形成该多个第一导电贯孔140及该多个第二导电贯孔160。藉此，虽然该多个第一连接端131与该多个第二连接端151有水平高度上的差异，但可利用该多个第一导电贯孔140及该多个第二导电贯孔160的深度差异来补偿，从而使将欲于其上制作该重布线层170的基底为平坦表面，则该重布线层170只需利用一般现有的微影技术即可于同一水平高度的平面上制作导电布线。
此外，在该多个导电贯孔140及160的开孔之前，该第一电路元件130与该第二电路元件150可先以化学沉积无电电镀技术制作阻障层，阻障层可以是材质为铜、银、或是锌/镍/铜、锌/镍/银等的多层金属，厚度约0.5～10μm，以增强该多个第一连接端131、151与该多个导电贯孔140、160之间的电性连接性，并防止激光钻孔击穿电路元件芯片的电极垫。相较于现有的凸点下金属化层(ubm)或凸块技术，本发明中的阻障层能节省制作工序，在成本上更具优势。
该重布线层(rdl)170又称为增线层，形成于该铸模化合物主体120上的导电布线，用以将该多个第一连接端131与该多个第二连接端151连接到其他的位置。也就是说，当电路元件(例如，该第一电路元件130及该第二电路元件150)设置于该铸模化合物主体120内，其接脚或连接垫(例如，该多个第一连接端131与该多个第二连接端151)的位置在铸模化合物硬化后亦同时被固定，必须通过该重布线层170的导电布线而将这些接脚或连接垫重新连接到其他合适的位置。该重布线层170包含多个导电线路171及172，其连接至该多个第一导电贯孔140及该多个第二导电贯孔160。如图2所示，该第一导电贯孔140用以将该第一连接端131连接至该多个导电线路171，该第二导电贯孔160用以将该第二连接端151连接至该多个导电线路172。
为了将该多个导电线路171及172向外连接至其他电路，一导电柱层190可形成于该重布线层170上；其中，该导电柱层190包含多个金属柱状物191，其分别对应该多个导电线路171及172。关于该重布线层170在该多个导电线路171及172之外的空间173以及该导电柱层190在该金属柱状物191之外的空间193，可填充合适的介电材料使得该封装基板100形成一完整的封装元件。在本实施例中，该黏接层180为形成于该铸模化合物主体120下方的绝缘层，用以保护该封装基板100在受到外部撞击时不致碎裂损伤。
在一第二实施例中，该黏接层180为形成于该铸模化合物主体120下方的导热层，使得一金属板110可通过该导热黏接层180而连接至该第一电路元件130及该第二电路元件150的背面，如图3所示。该金属板110可以是该封装基板100制作时所使用的金属附加电路板，以帮助该第一电路元件130及该第二电路元件150的散热。
此外，在图2及图3的实施例中，为了在铸模化合物上制作细线路的重布线层，该铸模化合物主体120的上半部可进一步包含一结合力增强层(adhesionprimer)152，如图4所示的第三实施例，其材质主要是有机高分子材料，其具有可以和金属层及铸模化合物进行化学链结的官能基，并提供更大的粗糙面积及更强的结合力，以利于细线路重布线层的制作。因此，当该多个导电线路171及172形成于该铸模化合物主体120上时，由于该结合力增强层152的材料特性，将可使得金属层更易附着于该铸模化合物主体120上，所制作的该多个导电线路171及172也将具有较佳的质量。
以下说明本发明提供的封装基板的制造过程。如图5～图8及图2(以第一实施例的封装基板100为例)所示，其分别对应上述第一实施例封装基板100各个步骤的封装基板的剖面图。
首先，提供一附加电路板110，其为一导电材质的基板，例如，金属基板或是表面镀有金属层的介电材质基板，用以承载或支持该封装基板100的后续制程，例如，制作该封装基板100的导电线路。上述基板的金属成分包含铁(fe)、铜(cu)、镍(ni)、锡(sn)、铝(al)、镍/金(ni/au)及其组合或合金，但本发明不以此为限。
接着，如图5所示，将一第一电路元件130与一第二电路元件150黏贴于该附加电路板110上。该第一电路元件130具有彼此相对的第一表面133及第二表面134，且该第一电路元件130包含多个第一连接端131，其位于该第一表面133；同样地，该第二电路元件150具有彼此相对的第三表面153及第四表面154，且该第二电路元件150包含多个第二连接端151其位于该第三表面153。在本实施例中，我们可通过一黏接层180，将该第一电路元件130的该第二表面134以及该第二电路元件150的该第四表面154分别黏贴于该附加电路板110上，且该第一电路元件130与该第二电路元件150在垂直方向上并不重迭。倘若该第一电路元件130与该第二电路元件150选用具有不同厚度的半导体芯片或电子元件，则该多个第一连接端131与该多个第二连接端151将会位于不同的水平高度(如图所示，该多个第一连接端131位于该附加电路板110上的高度为h1，该多个第二连接端151位于该附加电路板110上的高度为h2，且h1≠h2)。
接着，如图6所示，通过封装胶体的铸模技术，例如，压缩铸模技术(compressionmolding)或薄膜型态的真空压模技术，形成包覆该第一电路元件130及该第二电路元件150的铸模化合物120，其组成材质可以是酚醛基树脂(novolac-basedresin)、环氧基树脂(epoxy-basedresin)或硅基树脂(silicone-basedresin)等绝缘材料。在该铸模化合物120硬化并与该第一电路元件130及该第二电路元件150形成稳固的封装结构之后，我们可采用例如研磨的方式，自上而下移除该铸模化合物120的上半部，从而使该铸模化合物120的顶面121形成一平坦表面，以便于后续制造过程可利用现有的微影蚀刻技术来制作重布线层的导电布线。如图所示，该多个第一连接端131与该铸模化合物120顶面121之间的距离(也就是如图所标示的深度d1)，将不同于该多个第二连接端151与该铸模化合物120顶面121之间的距离(也就是如图所标示的深度d2)。
接着，如图7所示，对该铸模化合物120进行开孔，使得多个第一贯孔140形成于该多个第一连接端131上，多个第二贯孔160形成于该多个第二连接端151上。由于该多个第一连接端131位于该铸模化合物120内的深度d1不同于该多个第二连接端151位于该铸模化合物120的深度d2，因此可采用激光钻孔或其他开孔技术，使得该多个第一贯孔140及该多个第二贯孔160的深度分别为d1及d2。倘若使用脉冲式激光来进行开孔，则贯孔深度将视该铸模化合物120的光学性质、激光光波长及脉冲长度而定。在本实施例中，形成该多个第一贯孔140所需的激光能量会大于形成该多个第二贯孔160所需的激光能量。该多个第一贯孔140及该多个第二贯孔160在被填充以导电材料之后，将会分别形成如图2中的该多个第一导电贯孔140与该多个第二导电贯孔160。在本实施例中，该导电材料可以是铜、铝、金等金属。
接着，如图8所示，形成一重布线层170于该多个第一导电贯孔140及该多个第二导电贯孔160上。该重布线层170形成于该铸模化合物120上的导电布线，用以将该第一电路元件130的该多个第一连接端131与该第二电路元件150的该多个第二连接端151连接到其他合适的接线位置。由于该多个第一导电贯孔140及该多个第二导电贯孔160的深度差异的补偿效果，该重布线层170只需利用现有的微影蚀刻技术即可于同一水平高度的平面(该铸模化合物120的顶面121)上制作导电线路171及172，其分别通过该多个导电贯孔140及160而连接该多个第一连接端131及该多个第二连接端151。
接着，如图3所示，形成一包含多个金属柱状物191的导电柱层190于该重布线层170上，并在该重布线层170的该多个导电线路171及172以及该导电柱层190的该金属柱状物191之外的空间173及193填充合适的介电材料，使得整个封装结构是完整的。由于该附加电路板110为金属基板，且该黏接层180可以是导热材质的组成，因此可用以帮助该第一电路元件130及该第二电路元件150的散热。
在另一实施例中，该黏接层180亦可以是绝缘材质的组成，则该附加电路板110可被进一步移除，如图2所示，使得该黏接层180为形成于该铸模化合物主体120下方的保护层，用以保护该封装基板100在受到外部撞击时不致碎裂损伤。
以上所述仅为本发明的较佳实施例，当不能以之限制本发明的范围。即大凡依本发明权利要求范围所做的均等变化及修饰，仍将不失本发明的要义所在，亦不脱离本发明的精神和范围，故都应视为本发明的进一步实施状况。