封装基板、封装结构及其制作方法与流程

本发明涉及电路板制作技术领域，尤其涉及一种封装基板、包括该封装基板的封装结构、封装基板的制作方法及包括该封装基板的封装结构的制作方法。

背景技术：

随着电子产品的日益轻薄化，芯片的封装基板也逐渐朝着轻薄的方向发展。然而，由于封装基板的轻薄化，使得封装基板在制作过程中容易出现折伤、弯曲等异常现象，在后续封装制程中也有相应的问题产生，造成最终封装产品的良率严重不足。

技术实现要素：

有鉴于此，有必要提供一种克服上述问题的封装基板、封装结构、封装基板制作方法及封装结构制作方法。

一种封装基板，包括介电层、第一导电线路层、第一电性连接垫、第二导电线路层、承载板及防焊层。该介电层内形成有同轴设置且相互连通的第一及第二导电孔。该第一及第二导电线路层分别位于该介电层的相背两侧，并通过该第一及第二导电孔电性连接。该第一电性连接垫凸设在该第一导电线路层上，并与该第一导电孔对应。该承载板覆盖该第一电性连接垫、该第一导电线路层及从该第一导电线路层露出的部分介电层。该防焊层形成在该第二导电线路层上。该防焊层开设有多个开口。部分该第二导电线路层从该开口露出，形成第二电性连接垫。

一种封装结构包括封装基板、芯片及底胶。该封装基板包括介电层、第一导电线路层、第一电性连接垫、第二导电线路层、承载板及防焊层。该介电层内形成有同轴设置且相互连通的第一及第二导电孔。该第一及第二导电线路层分别位于该介电层的相背两侧， 并通过该第一及第二导电孔电性连接。该第一电性连接垫凸设在该第一导电线路层上，并与该第一导电孔对应。该承载板覆盖该第一电性连接垫、该第一导电线路层及从该第一导电线路层露出的部分介电层。该防焊层形成在该第二导电线路层上。该防焊层开设有多个开口。部分该第二导电线路层从该开口露出，形成第二电性连接垫。该芯片安装在该封装基板上。该芯片包括多个电极垫。该电极垫与该第二电性连接垫一一对应电性连接。该底胶填充在该芯片与该封装基板之间。

一种封装基板制作方法，包括步骤：提供基板，该基板包括介电层及可移除的支撑板，该介电层包括相背的第一及第二表面，该支撑板与该第二表面接触；自该第一表面向该介电层内开设第一盲孔；将该第一盲孔制作形成第一导电孔，并在该第一表面形成第一导电线路层；在该第一导电线路层对应该第一导电孔的位置形成第一电性连接垫；在该第一导电线路层及该第一电性连接垫上压合承载板；移除支撑板，以露出该第二表面；自该第二表面向该介电层内开设第二盲孔，该第二盲孔与该第一盲孔共轴且相互连通；将该第二盲孔制作形成第二导电孔及在该第二表面形成第二导电线路层，该第二导电线路层通过该第二导电孔及第一导电孔与该第一导电线路层电性连接；及在该第二导电线路层上形成开设有开口的防焊层，部分该第二导电线路层从该开口露出形成第二电性连接垫。

一种封装结构制作方法包括：包括步骤：提供基板，该基板包括介电层及可移除的支撑板，该介电层包括相背的第一及第二表面，该支撑板与该第二表面接触；自该第一表面向该介电层内开设第一盲孔；将该第一盲孔制作形成第一导电孔，并在该第一表面形成第一导电线路层；在该第一导电线路层对应该第一导电孔的位置形成第一电性连接垫；在该第一导电线路层及该第一电性连接垫上压合承载板；移除支撑板，以露出该第二表面；自该第二表面向该介电层内开设第二盲孔，该第二盲孔与该第一盲孔共轴且相互连通；将该第二盲孔制作形成第二导电孔及在该第二表面形成第二导电线路层，该第二导电线路层通过该第二导电孔及第一导电孔与该第一导 电线路层电性连接；在该第二导电线路层上形成开设有开口的防焊层，部分该第二导电线路层从该开口露出形成第二电性连接垫，得到封装基板；及在该封装基板上安装芯片，该芯片包括多个电极垫，该电极垫与该第二电性连接垫一一对应电性连接。

与现有技术相比，本发明提供的封装基板及封装结构，由于包括承载板，该承载板可为该封装基板及封状结构提供支撑，因此，不会出现折伤或弯曲等异常现象；本发明提供的封装基板制作方法及封装结构制作方法，在制作过程中，通过该支撑板及承载板分别在制程的不同阶段提供支撑，因此，也不会出现折伤或弯曲等异常现象。

附图说明

图1是本发明实施例提供的支撑板的剖面示意图。

图2是在图1的支撑板的第一剥离层上压合一层介电层后的剖面示意图。

图3是在图2的介电层中开设第一盲孔后的剖面示意图。

图4是在图3的支撑板的第二剥离层上形成第一电镀阻挡层后的剖面示意图。

图5是在图4的介电层的第一表面、第一盲孔的孔壁及自第一盲孔露出的第一剥离层表面形成第一电镀种子层后的剖面示意图。

图6是在图5的第一电镀种子层上形成第二电镀阻挡层后的剖面示意图。

图7是在从图6的第二电镀阻挡层露出的第一电镀种子层上形成第一电镀层后的剖面示意图。

图8是在图7的第二电镀阻挡层上形成第三电镀阻挡层后的剖面示意图。

图9是在从图8的第三电镀阻挡层的开口露出的第一电镀层上形成第一电性连接垫后的剖面示意图。

图10是移除图9中的第二及第三电镀阻挡层，露出被该第二电镀阻挡层遮蔽的第一电镀种子层后的剖面示意图。

图11是移除图10中露出的第一电镀种子层，形成第一导电线路层后的剖面示意图。

图12是在图11的第一导电线路层上压合承载板后的剖面示意图。

图13是移除图12中的第一电镀阻挡层，并将该支撑板自该第二剥离层剥离后的剖面示意图。

图14是快速蚀刻移除图13的第二剥离层，露出第二表面及形成第二盲孔后的剖面示意图。

图15是在图14的介电层的第二表面、第二盲孔的孔壁及从第二盲孔露出的第一电镀层上形成第二电镀种子层后的剖面示意图。

图16是在图15的第二电镀种子层上形成图案化的第四电镀阻挡层后的剖面示意图。

图17是在从图16的第四电镀阻挡层露出的第二电镀种子层上形成第二电镀层后的剖面示意图。

图18是移除图17的第四电镀阻挡层露出被第四电镀阻挡层遮蔽的第二电镀种子层并移除，形成第二导电线路层后的剖面示意图。

图19是在图18的第二导电线路层上形成防焊层后的剖面示意图。

图20是在图19的第二电性连接垫上形成焊球后的剖面示意图。

图21是在图20的封装基板上安装芯片后的剖面示意图。

图22是在图21的芯片与封装基板之间填充底胶后的剖面示意图。

图23是对图22的承载板进行研磨，露出第一电性连接垫后的剖面示意图。

主要元件符号说明

封装结构 100

支撑板 11

第一铜箔层 112

第一绝缘层 111

第二铜箔层 113

第一剥离层 114

第二剥离层 115

介电层 12

第一表面 121

第二表面 122

第一盲孔 123

第一电镀阻挡层 131

第一电镀种子层 141

第二电镀阻挡层 132

第一电镀层 151

第三电镀阻挡层 133

开口 1331、181

第一导电孔 124

第一电性连接垫 1611

第一导电线路层 161

承载板 17

承载层 171

第三铜箔层 172

第二盲孔 125

第二电镀种子层 142

第四电镀阻挡层 134

第二电镀层 152

第二导电孔 126

第二导电线路层 162

防焊层 18

第二电性连接垫 1621

焊球 19、40

芯片 20

电极垫 21

底胶 30

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

下面结合具体实施方式对本发明提供的封装基板、封装结构、封装基板的制作方法及封装结构的制作方法进行详细说明。

本发明提供的封装结构100的制作方法包括如下步骤：

第一步，请参阅图1，提供一个支撑板11。

该支撑板11包括第一绝缘层111、第一铜箔层112、第二铜箔层113、第一剥离层114及第二剥离层115。该第一铜箔层112及第二铜箔层113分别位于该第一绝缘层111的相背两侧。该第一剥离层114位于该第一铜箔层112背离该第一绝缘层111的一侧。该第一剥离层114可从该第一铜箔层112剥离。该第二剥离层115位于该第二铜箔层113背离该第一绝缘层111的一侧。该第二剥离层115可从该第二铜箔层113剥离。该第一剥离层114及第二剥离层115可为铜层、铝层等导电金属层。本实施方式中，该第一剥离层114及该第二剥离层115均为铜层。该支撑板11主要用于为后续制程提供支撑作用。该第一铜箔层112及第二铜箔层113各自的厚度范围均为18微米。该第一剥离层114及该第二剥离层115各自的厚度范围均为3微米。该第一绝缘层111的厚度范围为100～200微米。

第二步，请参阅图2，在该支撑板11上压接一层介电层12，得到 一个基板。

该介电层12包括相背的第一表面121及第二表面122。本实施方式中，该介电层12压接在该第一剥离层114远离该第一绝缘层111的表面上。该第二表面122与该第一剥离层114接触。本实施方式中，该介电层12为ABF(Ajinomoto Bond Film)材料，以利于在其上形成细线路。该介电层12的厚度范围为15～30微米。

其他实施方式中，可直接提供一个包括所述介电层12及可移除的所述支撑板11的基板。

第三步，请参阅图3，在该介电层12开设第一盲孔123。

本实施方式中，该第一盲孔123自该第一表面121向该介电层12内开设。该第一盲孔123贯穿该介电层12。部分该第一剥离层114自该第一盲孔123露出。该第一盲孔123的孔径范围为50～70微米。该第一盲孔123可通过激光烧蚀或机械钻孔等方式开设。本实施方式中，该第一盲孔123通过激光烧蚀形成。

第四步，请参阅图4，在该第二剥离层115表面形成第一电镀阻挡层131。

该第一电镀阻挡层131完全覆盖该第二剥离层115。该第一电镀阻挡层131可由干膜通过曝光工艺形成。

可以理解的是，其他实施方式中，也可不在该第二剥离层115表面形成第一电镀阻挡层131。

第五步，请参阅图5，在该第一表面121、该第一盲孔123的孔壁及自该第一盲孔123露出的第一剥离层114表面形成第一电镀种子层141。

该第一电镀种子层141的厚度约为0.5微米。该第一电镀种子层141可通过电镀或化学沉积的方式形成。

第六步，请参阅图6，在该第一电镀种子层141上形成图案化的第二电镀阻挡层132。

部分该第一电镀种子层141从该第二电镀阻挡层132露出。部分从该第二电镀阻挡层132露出的第一电镀种子层141包括与该第一盲孔123对应的部分。该第二电镀阻挡层132的厚度约为25微米。该第 二电镀阻挡层132可由干膜通过曝光、显影的方式形成。

第七步，请参阅图7，在从该第二电镀阻挡层132露出的第一电镀种子层141上形成第一电镀层151。

该第一电镀层151填满该第一盲孔123从而形成第一导电孔124。该第一电镀层151还凸出该介电层12。该第一电镀层151凸出该介电层12的厚度约为15微米。

第八步，请参阅图8，在该第二电镀阻挡层132上形成第三电镀阻挡层133。

该第三电镀阻挡层133覆盖该第一电镀层151及该第二电镀阻挡层132。该第三电镀阻挡层133开设有多个开口1331。部分该第一电镀层151从该开口1331露出。本实施方式中，该开口1331与该第一导电孔124对应。该开口1331的直径大于该第一导电孔124的孔径。该第三电镀阻挡层133的形成方式与该第二电镀阻挡层132的形成方式相同。

第九步，请参阅图9，在从该开口1331露出的第一电镀层151形成第一电性连接垫1611。

本实施方式中，该第一电性连接垫1611的厚度约为30微米。该第一电性连接垫1611可通过电镀方式形成。

第十步，请参阅图10，移除该第二电镀阻挡层132及第三电镀阻挡层133，露出被该第二电镀阻挡层132遮蔽的第一电镀种子层141。

本实施方式中，该第二电镀阻挡层132及第三电镀阻挡层133通过化学处理的方式移除。

第十一步，请参阅图11，移除露出的该第一电镀种子层141，以形成第一导电线路层161。

部分该介电层12从该第一导电线路层161露出。露出的该第一电镀种子层141可通过快速蚀刻移除。

第十二步，请参阅图12，在该第一导电线路层161上压合承载板17。

该承载板17覆盖该第一导电线路层161及从该第一导电线路层161露出的介电层12。该承载板17包括承载层171及第三铜箔层172。 该承载层171较该第三铜箔层172靠近该第一导电线路层161。本实施方式中，该承载层171的厚度范围为100～150微米。该第三铜箔层172的厚度约为18微米。

可以理解的是，其他实施方式中，在该第一导电线路层161上压合承载板17之前，可对该第一导电线路层161及从该第一导电线路层161露出的介电层12进行表面粗化处理，以增加该承载板17与该第一导电线路层161及从该第一导电线路层161露出的介电层12之间的结合强度。

第十三步，请参阅图13，移除该第一电镀阻挡层131，并将该支撑板11的第二铜箔层113与该第二剥离层115剥离，以露出该第二剥离层115。

第十四步，请参阅图14，快速蚀刻移除该第二剥离层115，以露出该第二表面122及形成第二盲孔125。

该第二盲孔125与该第一盲孔123同轴设置。该第二盲孔125的孔径小于该第一盲孔123的孔径。本实施方式中，该第二盲孔125的孔径约为50微米。该第一盲孔123中的第一电镀层151自该第二盲孔125露出。

第十五步，请参阅图15，在该第二表面122、该第二盲孔125的孔壁及从该第二盲孔125露出的第一电镀层151上形成第二电镀种子层142。

该第二电镀种子层142的形成方式与该第一电镀种子层141的形成方式相同。

第十六步，请参阅图16，在该第二电镀种子层142上形成图案化的第四电镀阻挡层134。

部分该第二电镀种子层142从该第四电镀阻挡层134露出。部分从该第四电镀阻挡层134露出的第二电镀种子层142包括与该第二盲孔125对应的部分。该第四电镀阻挡层134的形成方式与该第二电镀阻挡层132的形成方式相同。

第十七步，请参阅图17，在从该第四电镀阻挡层134露出的第二电镀种子层142上形成第二电镀层152。

该第二电镀层152填满该第二盲孔125从而形成第二导电孔126。该第二电镀层152还凸出于该第二表面122。

第十八步，请参阅图18，移除该第四电镀阻挡层134，露出被该第四电镀阻挡层134遮蔽的第二电镀种子层142并移除该暴露的第二电镀种子层142，以形成第二导电线路层162。

本实施方式中，该第四电镀阻挡层134通过化学处理的方式移除。该第二电镀种子层142被该第四电镀阻挡层134遮蔽部分可通过快速蚀刻移除。该第二导电线路层162的导线的线宽及导线之间的间距均小于15微米。

第十九步，请参阅图19，在该第二导电线路层162上形成防焊层18，以得到封装基板10。

本实施方式中，该防焊层18的厚度范围为15～20微米。该防焊层18开设有开口181。部分该第二导电线路层162从该开口181露出，形成第二电性连接垫1621。

可以理解的是，请参阅图20，该封装基板10的制作方法还包括在该第二电性连接垫1621上形成焊球19。当然，在该第二电性连接垫1621上形成焊球19前，该封装基板10的制作方法还可包括在该第二电性连接垫1621表面形成镍金层或镀锡层等金属保护层。

第二十步，请参阅图21，在该封装基板10上安装芯片20。

该芯片20可为逻辑芯片或功能芯片。该芯片20包括多个电极垫21。该电极垫21与该第二电性连接垫1621一一对应，并通过焊球19电性连接。

第二十一步，请参阅图22，在该芯片20与与该封装基板10之间填充底胶30，得到封装结构100。

该底胶30填充在该焊球19之间，并填满该芯片20底面与该封装基板10之间的空隙。

可以理解的是，请参阅图23，该封装结构的制作方法还包括研磨移除部分厚度该承载板17，以露出该第一电性连接垫1611。剩余的该承载板17可作为防焊层对该第二导电线路层162进行保护。当然，该封装结构的制作方法还包括在该第一电性连接垫1611上形成 焊球40。

请再次参阅图22，本发明还提供一种可通过上述方法获得的封装结构100，包括封装基板10、芯片20及底胶30。

该封装基板10包括介电层12、第一导电线路层161、第一电性连接垫1611、第二导电线路层162、承载板17、防焊层18及焊球19。

该介电层12包括相背的第一表面121及第二表面122。本实施方式中，该介电层12为ABF(Ajinomoto Bond Film)材料。该介电层12的厚度范围为15～30微米。该介电层12形成有同轴设置且相互电连接的第一导电孔124及第二导电孔126。该第一导电孔124自该第一表面121向该介电层12内部延伸。该第一导电孔124的孔径范围为50～70微米。该第二导电孔126自该第二表面122向该介电层12内部延伸。该第二导电孔126的孔径小于该第一导电孔124的孔径。

该第一导电线路层161位于该第一表面121上。该第一导电线路层161与该第一导电孔124电性连接。

该第一电性连接垫1611凸设在该第一导电线路层161上。该第一电性连接垫1611与该第一导电孔124一一对应。

该承载板17形成在该第一导电线路层161及该第一电性连接垫1611上。该承载板17的厚度范围为170～220微米。本实施方式中，该承载板17包覆该第一电性连接垫1611、该第一导电线路层161及从该第一导电线路层161露出的介电层12。该承载板17包括承载层171及铜箔层172。该承载层171较该铜箔层172靠近该第一导电线路层161。该承载层171的厚度范围为100～150微米。

该第二导电线路层162形成在该第二表面122上。该第二导电线路层162的导线的线宽及导线之间的间距均小于15微米。该第二导电线路层162与该第二导电孔126电性连接，并通过该第二导电孔126、第一导电孔124与该第一导电线路层161电性连接。

该防焊层18形成在该第二导电线路层162上。

本实施方式中，该防焊层18的厚度范围为15～20微米。该防焊层18开设有开口181。部分该第二导电线路层162从该开口181露出，形成第二电性连接垫1621。

该焊球19形成在该第二电性连接垫1621上。

可以理解的是，其他实施方式中，该封装基板10还包括金属保护层。该金属保护层形成在该第二电性连接垫1621与该焊球19之间。该金属保护层可为镍金层或镀锡层等。

该芯片20安装在该封装基板10上。

该芯片20可为逻辑芯片或功能芯片。该芯片20包括多个电极垫21。该电极垫21与该第二电性连接垫1621一一对应，并通过焊球19电性连接。

该底胶30填充在该焊球19之间，并填满该芯片20底面与该封装基板10之间的空隙。

本发明提供的封装基板及封装结构，由于包括承载板，该承载板可为该封装基板及封状结构提供支撑，因此，不会出现折伤或弯曲等异常现象；本发明提供的封装基板制作方法及封装结构制作方法，在制作过程中，通过该支撑板及承载板分别在制程的不同阶段提供支撑，因此，也不会出现折伤或弯曲等异常现象。

可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。