电子封装件及其制法与基板结构的制作方法

本发明有关一种电子封装件，尤指一种节省制作成本的电子封装件及其制法与基板结构。

背景技术：

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前应用于芯片封装领域的技术，例如芯片尺寸构装(chipscalepackage，简称csp)、芯片直接贴附封装(directchipattached，简称dca)或多芯片模组封装(multi-chipmodule，简称mcm)等覆晶型态的封装模组、或将芯片立体堆迭化整合为三维积体电路(3dic)芯片堆迭技术等。

图1a至图1f为现有3d芯片堆迭的电子封装件1的制法的剖面示意图。

如图1a所示，提供一具有相对的转接侧10b与置晶侧10a的硅板体10，且该硅板体10的置晶侧10a上形成有多个开孔100。

如图1b所示，将绝缘材102与导电材(如铜材)填入该些开孔100中以形成导电硅穿孔(through-siliconvia，简称tsv)101。接着，于该置晶侧10a上形成一电性连接该导电硅穿孔101的线路重布结构(redistributionlayer，简称rdl)。

具体地，该线路重布结构的制法，包括形成一介电层11于该置晶侧10a上，再形成一线路层12于该介电层11上，且该线路层12形成有位于该介电层11中并电性连接该导电硅穿孔101的多个导电盲孔120，之后形成一绝缘保护层13于该介电层11与该线路层12上，且该绝缘保护层13外露部分该线路层12，最后结合多个如焊锡凸块的第一导电元件14于该线路层12的外露表面上。

如图1c所示，一暂时性载具40(如玻璃)以胶材400结合于该置晶侧10a的绝缘保护层13上，再研磨该转接侧10b的部分材质，使该些导电硅穿孔101的端面外露于该转接侧10b’。

具体地，于研磨制造方法中，该硅板体10未研磨前的厚度h约700至750um(如图1b所示)，而研磨后的厚度h’为100um(如图1c所示)，且一般制造方法会先以机械研磨方式使该硅板体10的厚度剩下102至105um，再以化学机械研磨(chemical-mechanicalpolishing，简称cmp)方式研磨至100um。

此外，该胶材400的厚度t为50um，因而于制造方法时会受限于该胶材400的总厚度变动(totalthicknessvariation，简称ttv)，若ttv过大(约为10um)，如图1c’所示，该硅板体10于左右侧会发生高低倾斜，导致该硅板体10于研磨时会有碎裂风险(crackrisk)，且于研磨后，往往仅部分该导电硅穿孔101露出，而部分该导电硅穿孔101没有露出。

又，因薄化该硅板体10有所限制(研磨后的厚度h’为100um)，故该导电硅穿孔101会有一定的深度d(约100um)，使该导电硅穿孔101的深宽比受限为100um/10um(即深度d为100um，宽度w为10um)。

另外，若欲使该导电硅穿孔101的深度仅为10um，将因制造方法成本过高而无法量产。具体地，因该胶材400的ttv约为10um，使研磨(机械研磨与cmp)该硅板体10的厚度h’只能磨薄至剩下100um，而后续需通过湿蚀刻(wetetch)移除该硅板体10的厚度h”约90um之多，才能使该导电硅穿孔101露出，但是若采用湿蚀刻制造方法，其蚀刻制造方法时间冗长，导致需极多蚀刻药液且提高制作成本。

如图1d所示，接着，形成一绝缘保护层15于该转接侧10b’上，且该绝缘保护层15外露该些导电硅穿孔101的端面，再结合多个第二导电元件16于该些导电硅穿孔101的端面上，且该第二导电元件16电性连接该导电硅穿孔101，其中，该第二导电元件16含有焊锡材料或铜凸块，且可选择性于该第二导电元件16下方形成有凸块底下金属层(underbumpmetallurgy，简称ubm)160。

如图1e所示，沿如图1d所示的切割路径l进行切单制造方法，以获取多个硅中介板(throughsiliconinterposer，简称tsi)1a，再将至少一硅中介板1a以其第二导电元件16设于一封装基板19上，使该封装基板19电性连接该些导电硅穿孔101，其中，该封装基板19是以间距较大的电性接触垫190结合该些第二导电元件16，再以底胶191包覆该些第二导电元件16。

如图1f所示，将具有间距较小的电极垫的多个电子元件17(如芯片)设置于该些第一导电元件14上，使该电子元件17电性连接该线路层12，其中，该电子元件17以覆晶方式结合该些第一导电元件14，再以底胶171包覆该些第一导电元件14。

接着，形成封装材18于该封装基板19上，以令该封装材18包覆该电子元件17与该硅中介板1a。

最后，形成多个焊球192于该封装基板19的下侧，以供接置于一如电路板的电子装置(图略)上。

然而，现有电子封装件1的制法中，使用硅中介板1a作为电子元件17与封装基板19之间信号传递的介质，因需具备一定深宽比的控制(即该导电硅穿孔101的深宽比为100um/10um)，才能制作出适用的硅中介板1a，因而往往需耗费大量制造方法时间及化学药剂的成本，导致制作成本难以降低。

此外，机械研磨制造方法并未将该硅板体10薄化至所需厚度h’，故于进行cmp制造方法时，该导电硅穿孔101的铜离子会渗入该硅板体10中，但由于该硅板体10为半导体材，所以各该导电硅穿孔101之间会产生桥接或漏电等问题。

又，该些第二导电元件16为球形，因而无法制作密集的接脚数，若过于密集则有球与球之间桥接短路的问题。

另外，一般制作该硅中介板1a完成后，并不会再将该硅中介板1a置入电镀槽中以电镀方式形成导电金属柱，以取代该些第二导电元件16，因为一方面制造方法困难，另一方面恐有破坏该硅中介板1a的疑虑，故该硅中介板1a无法达到高接脚数而限制终端产品的功能或效能。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

技术实现要素：

鉴于上述现有技术的种种缺失，本发明提供一种电子封装件及其制法与基板结构，以大幅降低制作成本。

本发明的基板结构，包括：基板本体，其具有相对的第一表面与第二表面；以及多个导电柱，其形成于该基板本体的第一表面上并电性连接该基板本体。

本发明还提供一种电子封装件，包括：基板本体，其具有相对的第一表面与第二表面；多个导电柱，其形成于该基板本体的第一表面上并电性连接该基板本体；至少一电子元件，其设于该基板本体的第二表面上并电性连接该基板本体；以及封装材，其形成于该基板本体的第二表面上并包覆该电子元件。

本发明又提供一种电子封装件的制法，其包括：形成多个导电柱于承载件中；形成基板本体于该承载件上，且令该基板本体电性连接该导电柱；设置至少一电子元件于该基板本体上，且令该电子元件电性连接该基板本体；形成封装材于该基板本体上，以令该封装材包覆该电子元件；以及移除该承载件，使该导电柱凸出该基板本体。

前述的制法中，该承载件为绝缘板、金属板或半导体板材。

前述的制法中，移除该承载件的制造方法包括：形成暂时性载具于该封装材上；以研磨制造方法部分该承载件；以及蚀刻剩余的承载件。还包括于移除该承载件后，移除该暂时性载具。例如，该暂时性载具为具胶材的玻璃，该胶材的厚度为10um；或者，该暂时性载具为胶片，其厚度为10um。

前述的电子封装件及其制法与基板结构中，该导电柱的长宽比为1至5之间。

前述的电子封装件及其制法与基板结构中，各该导电柱之间具有空气间隙。

前述的电子封装件及其制法与基板结构中，还包括形成于该些导电柱上的多个导电元件。

由上可知，本发明的电子封装件及其制法与基板结构，通过缩小该导电柱的长宽比，使产品达到轻、薄、短、小的需求，且能提高产量，并降低制作成本。

此外，通过该些导电柱取代现有导电硅穿孔，故能大幅降低制造方法难度及制作成本。

附图说明

图1a至图1f为现有电子封装件的制法的剖面示意图；其中，图1c’为图1c的局部放大图；

图2a至图2h为本发明的电子封装件的制法的剖面示意图；其中，图2g’为图2g的另一实施例；以及

图3为图2h的后续制造方法的剖面示意图。

符号说明：

1,2电子封装件

1a硅中介板

10硅板体

10a置晶侧

10b,10b’转接侧

100开孔

101导电硅穿孔

102绝缘材

11介电层

12线路层

120导电盲孔

13,15,26,32绝缘保护层

14,25第一导电元件

16,31第二导电元件

160,250凸块底下金属层

17,27电子元件

171,191底胶

18,28封装材

19封装基板

190电性接触垫

192焊球

2a基板结构

2b基板本体

20承载件

200导电柱

200a上端面

200b下端面

201绝缘层

21第一介电层

21a第一表面

21b第二表面

210第一子层

22第一线路层

220第一电性接触垫

221第一导电盲孔

23第二介电层

230第二子层

24第二线路层

240第二电性接触垫

241第二导电盲孔

260开孔

270导电凸块

29第二导电元件

3电子装置

30封装基板

300接点

31底胶

40,40’暂时性载具

400胶材

h,h’,h”,t,t’,t”,r厚度

a,d深度

w宽度

s空气间隙

l切割路径。

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

须知，本说明书所附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“第一”、“第二”、“第三”、及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

图2a至图2h为本发明的电子封装件2的制法的剖面示意图。

如图2a所示，提供一承载件20，且自其表面向内延伸形成有多个导电柱200。

于本实施例中，该承载件20为绝缘板、金属板、或如硅材、玻璃等的半导体板材，且该导电柱200为金属柱，如铜柱。

此外，以该承载件20为半导体板材为例，于制作该导电柱200时，先于该承载件20的表面上形成多个通孔，再形成一绝缘层201于该承载件20与该通孔的孔壁上，之后将导电材(如铜材)填入该通孔中，以令该导电材形成该导电柱200，且经由整平制造方法，使该导电柱200的上端面200a齐平该绝缘层201的表面。

又，可依需求采用不同的制造方法制作该导电柱200，并不限于上述。

如图2b所示，形成一第一介电层21于该承载件20的表面上。

于本实施例中，该第一介电层21结合于该导电柱200的上端面200a与该绝缘层201的表面上。

此外，该第一介电层21分为两第一子层210。

如图2c所示，形成一第一线路层22于该第一介电层21中，且该第一线路层22具有多个第一电性接触垫220与多个第一导电盲孔221，以令该第一电性接触垫220通过该第一导电盲孔221电性连接该导电柱200。

于本实施例中，该第一电性接触垫220与该第一导电盲孔221分别形成于不同的第一子层210中。

此外，单一该第一电性接触垫220连接单一该第一导电盲孔221。

如图2d所示，形成一第二介电层23于该第一介电层21上，且形成一第二线路层24于该第二介电层23中，该第二线路层24具有多个第二电性接触垫240与多个第二导电盲孔241，以令该第二电性接触垫240通过该第二导电盲孔241电性连接该第一线路层22。

于本实施例中，该第二介电层23分为两第二子层230，且该第二电性接触垫240与该第二导电盲孔241分别形成于不同的第二子层230中。

此外，单一该第二电性接触垫240连接单一该第二导电盲孔241，且单一该第一电性接触垫220上连接两个第二导电盲孔241。

如图2e所示，形成多个第一导电元件25于该些第二电性接触垫240上。

于本实施例中，先形成一绝缘保护层26于该第二介电层23与该些第二电性接触垫240上，且该绝缘保护层26外露该些第二电性接触垫240，再形成该些第一导电元件25于该些第二电性接触垫240上。

此外，该第一导电元件25含有焊锡材料或铜凸块，且可选择性于该第一导电元件25下方形成有凸块底下金属层(ubm)250。

又，单一该第一导电元件25连接两个第二电性接触垫240。例如，该绝缘保护层26形成多个开孔260，且令两个第二电性接触垫240外露于单一开孔260中，再将该第一导电元件25形成于该开孔260中。

另外，该第一介电层21、第一线路层22、第二介电层23、第二线路层24与第一导电元件25可构成基板本体2b，且该绝缘保护层26可选择性视为该基板本体2b的一部分。

如图2f所示，设置至少一电子元件27于该第一导电元件25上，使该电子元件27电性连接该第二线路层24。接着，形成封装材28于该绝缘保护层26上，以令该封装材28包覆该电子元件27。

于本实施例中，该电子元件27为主动元件、被动元件或其二者组合，且该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。

此外，该电子元件27以多个导电凸块270结合该第一导电元件25，其中，单一该导电凸块270连接单一该第一导电元件25。

又，该封装材28为如环氧树脂(epoxy)的封装胶体或介电材。

如图2g所示，移除该承载件20，以外露该绝缘层201，且使该导电柱200凸出该第一介电层21，并使各该导电柱200之间具有空气间隙s。

于本实施例中，先于该封装材28上形成暂时性(temporary)载具40,40’，如图2g及图2g’所示，再以研磨制造方法(机械研磨配合cmp)薄化该承载件20，使其厚度r剩约25um(如图2f所示)，之后湿蚀刻厚度r约25um的承载件20。

此外，该暂时性载具40为具胶材400的玻璃，如图2g所示；或如图2g’所示，该暂时性载具40’为研磨用的胶片(backsidegrindingtape)，其中，该胶材400的厚度t’或该暂时性载具40’(即胶片)的厚度t”约为10um，使其ttv约为1um。

又，该承载件20的厚度r可研磨至25um以下，故该导电柱200的深度a可为10um(如图2f所示)，使该导电柱200的深宽比为2，如10um/5um(如图2f所示，即深度a为10um，宽度w为5um)。

因此，本发明的制法可利用涂布薄胶的方式改善ttv(即缩小ttv)，使该承载件20于研磨时不会有碎裂风险(crackrisk)，且因ttv极小(约为1um)，故于研磨制造方法后，该承载件20的厚度r可薄化至25um以下，使后续湿蚀刻仅需移除该承载件20的厚度约25um，即可完全移除该承载件20，因而蚀刻时间大幅缩短，并大幅降低蚀刻药液成本。

此外，该导电柱200的长宽比(或深宽比)可依需求设计为1至5之间。

又，该导电柱200为柱体，且各该导电柱200之间具有空气间隙s，因而能制作密集的接脚数，且各该导电柱200之间不会有桥接短路的问题，因而能提升终端产品的功能或效能。

如图2h所示，移除该第二导电元件29的端部的绝缘层201，以外露该些导电柱200的下端面200b，再形成多个如焊球的第二导电元件29于该些导电柱200的下端面200b上，且移除该暂时性载具40，以制成本发明的电子封装件2。

于本实施例中，该基板本体2b、该些导电柱200与该些第二导电元件29作为基板结构2a。

因此，本发明的制法通过完全移除该承载件20，以外露出该导电柱200，使各该导电柱200之间具有空气间隙s，故各该导电柱200的铜离子不会渗入该空气间隙s中，因而各该导电柱200之间不会有桥接或漏电等问题。

此外，于后续制造方法中，如图3所示，该电子封装件2通过该些第二导电元件29接置于一封装基板30上，且该些第二导电元件29电性连接该封装基板30的接点300，之后再形成底胶31于该电子封装件2与该电子装置30之间，以形成电子装置3。

本发明的制法中，可制作出深宽比较小的导电柱200，如10(um)/5(um)，故可使终端产品达到轻、薄、短、小的需求。

此外，由于该导电柱200的深度a变短，故蚀刻该通孔(如图2a的制造方法)的时间缩短，而可提高产量(throughput)，且可节省化学药剂费用支出。

又，本发明的制法可制作出深宽比较小的导电柱200，故相比于现有技术，移除该承载件20的时程较短，且能减少移除制造方法中的化学药液的消耗，而能降低制造成本。

另外，本发明的制法是通过该些导电柱200取代现有导电硅穿孔，故可使终端产品达到轻、薄、短、小的需求，且无需以现有深宽比的制造方法制作该导电柱200，因而大幅降低制造方法难度及制作成本。

本发明还提供一种基板结构2a，包括：一基板本体2b、多个导电柱200以及多个第二导电元件29。

所述的基板本体2b具有相对的第一表面21a与第二表面21b。该基板本体2b包含有第一介电层21、第一线路层22、第二介电层23及第二线路层24。

所述的导电柱200形成于该基板本体2b的第一表面21a上并电性连接该第一线路层22，其中，该导电柱200的长宽比为1至5之间。

所述的第二导电元件29形成于该些导电柱200上。

本发明还提供一种电子封装件2，包括：该基板结构2a、一电子元件27以及封装材28。

所述的电子元件27设于该基板本体2b的第二表面21b上，使该电子元件27通过该些第一导电元件25电性连接该第二线路层24。

所述的封装材28形成于该基板本体2b的第二表面21b上，以令该封装材28包覆该电子元件27。

综上所述，本发明的电子封装件及其制法与基板结构，是通过缩小该导电柱的长宽比，使产品达到轻、薄、短、小的需求，且能提高产量，并降低制作成本。

此外，通过该些导电柱取代现有导电硅穿孔，使终端产品达到轻、薄、短、小的需求，且大幅降低制作成本。

上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。