元胞结构式功率模块3D封装构造的制作方法

本发明涉及半导体封装领域，具体涉及一种元胞结构式功率模块3D封装构造。

背景技术：

功率模块是功率电力电子器件按一定的功能组合再灌封成一个模块，而现有的功率模块主要为平面布局，芯片固定方式为焊接式或压接式，焊接式(芯片)模块由于键合线以及焊料的可靠性问题，使得结构内部串并联芯片数量有限；而压接式模块内部可以同时串并联多个芯片，但是由于其平面布局的方案，造成体积较大，同时，当其内部芯片发生失效时，无法替换修复，不可继续使用，并且对于多芯片或高功率芯片而言，其散热性能较差，而且由于大量的寄生参数会降低电路的速度，改变频率响应，使得电路效率大大降低。

因此，为解决以上问题，需要一种元胞结构式功率模块3D封装构造，能够任意组合串并联结构，并且，当其中某一部分发生损坏时，可直接通过替换子单元结构修复模块，同时，体积小，散热性能好，能有效减少寄生参数的影响。

技术实现要素：

有鉴于此，本发明的目的是克服现有技术中的缺陷，提供元胞结构式功率模块3D封装构造，能够任意组合串并联结构，并且，当其中某一部分发生损坏时，可直接通过替换子单元结构修复模块，同时，体积小，散热性能好，能有效减少寄生参数的影响。

本发明的元胞结构式功率模块3D封装构造，至少包括一个元胞，所述元胞包括上绝缘层、下绝缘层、设置于上绝缘层与下绝缘层之间的芯片组件和用于固定上绝缘层与下绝缘层并作为电极的电极组件；

所述芯片组件包括设置于下绝缘层上方的芯片和设置于芯片与上绝缘层之间的可产生竖向弹力的弹性导电件；芯片包括底部设有源极的场效应管芯片和底部设有正极的二极管芯片，场效应管芯片的顶面设置有栅极和漏极，二极管芯片的顶面设置有负极；所述上绝缘层的底面设置有第一上导电层和第二上导电层，下绝缘层的顶面设置有下导电层，弹性导电件包括电连接于第一上导电层与栅极之间的第一弹性导电件、电连接于第二上导电层与漏极之间的第二弹性导电件和电连接于第二上导电层与负极之间的第三弹性导电件；

所述电极组件包括均设置有接线端子的第一电极座、第二电极座和第三电极座，所述第一电极座、第二电极座和第三电极座均固定设置有用于固定上绝缘层和下绝缘层的金属卡止，第一电极座通过自身金属卡子与第一上导电层电连接，第二电极座通过自身金属卡子与第二上导电层电连接，第三电极座通过自身金属卡子与下导电层电连接。

进一步，所述第一弹性导电件、第二弹性导电件和第三弹性导电件均为弧形铜排，所述弧形铜排两端弯折形成水平段。

进一步，所述第二上导电层为两条平行的第二条形导电层并分别与第二弹性导电件和第三弹性导电件两端的水平段电连接，所述第一层导电层为设置于两第二条形导电层之间的第一条形导电层并与第一弹性导电件的水平段电连接。

进一步，所述3D封装构造沿竖向向下至少包括两个并列布置的第一元胞和第二元胞，所述第一元胞的下导电层与第二元胞的第二上导电层通过金属制成的连接卡子电连通；第一元胞的电极组件与第二元胞的电极组件分别对应一体成型。

进一步，所述电极组件还包括设置有接线端子的第四电极座，所述第四电极座固定设置有用于固定第一元胞和第二元胞的金属卡止，第四电极座通过自身的金属卡子与第二元胞的第二上导电层电连接。

进一步，包括设置于第二元胞下方的第三元胞，所述第二元胞的下导电层与第三元胞的第二上导电层通过金属制成的连接卡子电连通；第三元胞的电极组件与第二元胞的电极组件分别对应一体成型。

进一步，所述电极组件还包括设置有接线端子的第五电极座，所述第五电极座固定设置有用于固定第一元胞、第二元胞和第三元胞的金属卡止，第五电极座通过自身的金属卡子与第三元胞的第二上导电层电连接。

进一步，所述第二电极座与第三电极座向对设置，第四电极座和第五电极座同时与第一电极座相对设置。

进一步，所述金属卡子和连接卡子均为U形铜卡。

进一步，相邻两个元胞的上绝缘层和下绝缘层为同一绝缘层。

本发明的有益效果是：

1.元胞式结构可以轻松实现电路拓扑任意串并联结构，元胞式结构组合而成的单元同样也可以实现串并联，极大的降低了模块设计的难度；

2.芯片不需要焊接以及键合线，使用铜作为电流的传导介质，可以有效降低回路的寄生参数；

3.3D立体布局可以有效降低模块的体积，提高功率密度；

4.元胞式结构的单元化设计可以避免多芯片串并联发热集中，散热难的问题，立体布局有利于模块的散热。

附图说明

下面结合附图和实施例对本发明作进一步描述：

图1为本发明单元胞的结构示意图；

图2为本发明三元胞串联的结构示意图；

图3为本发明单元胞内部结构示意图；

图4为图3中结构的剖视图；

图5为图4的右视图；

图6为图5的仰视图；

图7为三元胞串联的电路图；

图8为三串结构的结构示意图、三串两并结构和九串四并结构；

图9为九串结构的结构示意图；

图10为三串两并结构的结构示意图；

图11为九串四并结构的结构示意图；

具体实施方式

图1为本发明单元胞的结构示意图，图2为本发明三元胞串联的结构示意图；图3为本发明单元胞内部结构示意图；图4为图3中结构的剖视图；图5为图4的右视图；图6为图5的仰视图；图7为三元胞串联的电路图；图8为三串结构的结构示意图、三串两并结构和九串四并结构；图9为九串结构的结构示意图；图10为三串两并结构的结构示意图；图11为九串四并结构的结构示意图；如图所示，本实施例中的元胞结构式功率模块3D封装构造；至少包括一个元胞，所述元胞包括上绝缘层1、下绝缘层2、设置于上绝缘层1与下绝缘层2之间的芯片组件和用于固定上绝缘层1与下绝缘层2并作为电极的电极组件；所述绝缘层可采用现有的绝缘材料，优选为DBC陶瓷层，强度高、导热性好，绝缘层同时作为导电层的基层，在此不再赘述；

所述芯片组件包括设置于下绝缘层2上方的芯片和设置于芯片与上绝缘层1之间的可产生竖向弹力的弹性导电件；芯片包括底部设有源极的场效应管芯片3和底部设有正极的二极管芯片4，场效应管芯片3的顶面设置有栅极和漏极，二极管芯片4的顶面设置有负极；所述上绝缘层1的底面设置有第一上导电层5和第二上导电层6，下绝缘层2的顶面设置有下导电层9，弹性导电件包括电连接于第一上导电层5与栅极之间的第一弹性导电件7a、电连接于第二上导电层6与漏极之间的第二弹性导电件7b和电连接于第二上导电层6与负极之间的第三弹性导电件7c；当然，场效应管芯片3也可替换为IGBT芯片，其中场效应管芯片3的源极和漏极位置可互换，通过弹性导电件的设置，利于芯片的固定和电连接稳定，同时在芯片与上绝缘层1之间可形成0.6-1.4mm宽的间隙，有效提高芯片的散热性能；

所述电极组件包括均设置有接线端子的第一电极座10、第二电极座11和第三电极座12，所述第一电极座10、第二电极座11和第三电极座12均固定设置有用于固定上绝缘层1和下绝缘层2的金属卡止，第一电极座10通过自身金属卡子13与第一上导电层5电连接，第二电极座11通过自身金属卡子14与第二上导电层6电连接，第三电极座12通过自身金属卡子15与下导电层9电连接；第一电极座10与栅极导通形成栅极电极，第二电极与漏极导通形成漏极电极，第三电极座12与源极导通形成源极电极，所述元胞可沿竖直方向设置为多个，并通过导体实现串、并连，各电极座上一体形成沿竖直方向分布的两个金属卡子，所述金属卡子对应卡接固定上、下绝缘层2，安装方便，同时利于保证整体结构较小，所述金属卡子为U形铜卡，导电性能好且韧性高，利于绝缘层的安装固定，同时利于电气连接的稳定性。

本实施例中，所述第一弹性导电件7a、第二弹性导电件7b和第三弹性导电件7c均为弧形铜排，所述弧形铜排两端弯折形成水平段；如图所示，第二弹性导电件7b和第三弹性导电件7c平行设置，第一弹性导电件7a与第二弹性导电件7b垂直设置，结构紧凑且保证上绝缘层1受力稳定，通过弧形铜排的结构利于保证芯片的固定力牢固，同时结构简单，装配方便，导电性好。

本实施例中，所述第二上导电层6为两条平行的第二条形导电层并分别与第二弹性导电件7b和第三弹性导电件7c两端的水平段电连接，所述第一层导电层为设置于两第二条形导电层之间的第一条形导电层并与第一弹性导电件7a的水平段电连接；所示第一上导电层5和第二上导电层6均为铜层，弧形铜排连接比键合线连接更加可靠，同时，铜的载流能力也远大于铝，使用铝线键合可能会导致芯片的微裂纹。

本实施例中，所述3D封装构造沿竖向向下至少包括两个并列布置的第一元胞和第二元胞，所述第一元胞的下导电层9与第二元胞的第二上导电层6a通过金属制成的连接卡子18a电连通；第一元胞的电极组件与第二元胞的电极组件分别对应一体成型，即第一元胞的第一电极座、第二电极座和第三电极座分别与第二元胞的第一电极座、第二电极座和第三电极座对应一体成型；所示连接卡子为U形铜卡；U形铜卡用于连接相邻元胞的导电铜层，由于材料相同，具有相同的热膨胀系数，相比于铝线，可靠性更高；通过连接卡子和各电极座上的金属卡子固定并导通，当然，一体成型的第二电极座仅通过自身的金属卡子与第二元胞的下绝缘层的下导电层电连接，实现第一元胞和第二元胞的串联；使得安装方便，固定结构稳定，体积小，功率大；

本实施例中，所述电极组件还包括设置有接线端子的第四电极座16，所述第四电极座16固定设置有用于固定第一元胞和第二元胞的金属卡止17，第四电极座16通过自身的金属卡子与第二元胞的第二上导电层电连接，第四电极座16一体成型设置有用于卡接固定各元胞中的绝缘层的U形铜卡，进一步保证元胞固定稳定性，同时第四电极座16与通过对应金属卡子与与第二元胞的第二上导电层电连接，利于当封装构造中芯片出现故障时，便于测量单个场效应管芯片3的漏源之间的电压，同时，可清楚的观测到单个场效应管芯片3的开关过程以及工作过程，并且当单个场效应管芯片3发生损坏时，为了不使模块断路，可以将第四电极座16与其他端脚短接起来形成短路，防止模块断路，保护整个模块正常运行。

本实施例中，包括设置于第二元胞下方的第三元胞，所述第二元胞的下导电层与第三元胞的第二上导电层通过金属制成的连接卡子18b电连通；第三元胞的电极组件与第二元胞的电极组件分别对应一体成型；当然，一体成型的第二电极座仅通过自身的金属卡子与第三元胞的下绝缘层的下导电层电连接，实现第一元胞、第二元胞和第三元胞的串联；所述电极组件还包括设置有接线端子的第五电极座19，所述第五电极座19固定设置有用于固定第一元胞、第二元胞和第三元胞的金属卡止20，第五电极座19通过自身的金属卡子与第三元胞的第二上导电层6电连接；通过第五电极座19通过自身的金属卡子20与第三元胞的第二上导电层6电连接，可实现对各个场效应管芯片3进行检测和短路替换，使用灵活；

本实施例中，所述第二电极座11与第三电极座12向对设置，第四电极座16和第五电极座19同时与第一电极座10相对设置；结构简单紧凑，连接方便。

本实施例中，相邻两个元胞的上绝缘层1和下绝缘层2为同一绝缘层；节约材料，安装方便，固定稳定。

本实施例还将3个和9个元胞分别重叠并串联导通，实现大功率单元，并且将两个相同大功率单元分别并联，形成三串结构、九串结构、三串两并结构和九串四并结构(九串结构和九串四并结构取消第四电极座16和第五电极座19)，得到同功率等级组合原型体积参考(1200V 50A SiC MOSFET&SBD)表1：

表1

最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。