耦合电感器阵列及相关方法与流程

相关申请本申请是2014年3月6日提交的序列号no.14/199833的美国专利申请的部分延续，该美国专利申请是2011年11月22日提交的序列号no.13/303062的美国专利申请的部分延续。通过引用将上面提及的申请中的每个申请并入本文。
背景技术：
：使多个切换式子转换器并联电耦合以提高切换式功率转换器容量和/或改善切换式功率转换器性能是已知的。多相切换式功率转换器通常具有比在其它方面相似的设计的单相切换式功率转换器更好的性能。具体而言，多相转换器中的异相切换在转换器输出滤波器处引起纹波电流抵消，并且允许多相转换器具有比在其它方面相似的单相转换器更好的瞬态响应。如schultz等人在美国专利no.6362986(通过引用将其并入本文)中教导的，能够通过对两个或更多相位的能量存储电感器进行磁耦合而改善多相切换式功率转换器的性能。这样的磁耦合在电感器中引起波纹电流抵消并且提高了纹波切换频率，由此相对于在其它方面等同但不具有磁耦合电感器的转换器改善了转换器瞬态响应，降低了输入和输出滤波要求，和/或提高了转换器效率。两个或更多磁耦合电感器经常被统称为“耦合电感器”，并且具有相关漏电感和磁化电感值。磁化电感与绕组之间的磁耦合相关；因而磁化电感越大，绕组之间的磁耦合就越强。另一方面，漏电感与能量存储相关。因而，漏电感越大，电感内存储的能量越多。如schultz等所教导的，可取的是较大的磁化电感，从而更好地实现在切换式功率转换器中使用耦合电感器代替分立电感器的优点。另一方面，漏电感通常必须处于相对小的值范围内。具体而言，漏电感必须足够大，以避免过大的纹波电流幅度，但是又不要大到使转换器瞬态响应变差。技术实现要素：在实施例中，一种耦合电感器阵列包括磁芯和n个绕组，其中，n是大于一的整数。磁芯具有相对的第一侧和第二侧，第一侧和第二侧之间的直线间隔距离定义了磁芯的长度。n个绕组至少部分地在长度方向上穿过所述磁芯，并且n个绕组中的每者围绕相应的绕组轴在磁芯中形成环。每个绕组轴大致垂直于长度方向，并且每个绕组轴可以与每个其它绕组轴平行但偏移开。每个绕组具有至少分别朝磁芯的第一侧和第二侧延伸的相对的第一端部和第二端部。在实施例中，多相切换式功率转换器包括耦合电感器和n个切换电路，其中，n是大于一的整数。耦合电感器包括具有相对的第一侧和第二侧的磁芯，并且第一侧和第二侧之间的直线间隔距离定义了磁芯的长度。n个绕组至少部分地在长度方向上穿过磁芯，并且n个绕组中的每者围绕相应的绕组轴在磁芯中形成环。每个绕组轴大致垂直于长度方向，并且每个绕组轴与每个其它绕组轴平行但偏移开。每个绕组具有至少分别朝磁芯的第一侧和第二侧延伸的相对的第一端部和第二端部。每个切换电路适于能够使n个绕组中的相应绕组的第一端部在至少两个不同的电压电平之间切换。在实施例中，一种电子装置包括集成电路封装体、容纳在集成电路封装体中的半导体管芯以及容纳在集成电路封装体中并电耦合至半导体管芯的耦合电感器。耦合电感器包括具有相对的第一侧和第二侧的磁芯，第一侧和第二侧之间的直线间隔距离定义了磁芯的长度。耦合电感器还包括至少部分地在长度方向上穿过磁芯的n个绕组，其中，n是大于一的整数。n个绕组中的每者围绕相应的绕组轴在磁芯中形成环，并且每个绕组轴大致垂直于长度方向，并且每个绕组轴与每个其它绕组轴平行但偏移开。每个绕组具有至少分别朝磁芯的第一侧和第二侧延伸的相对的第一端部和第二端部。在实施例中，一种耦合电感器阵列具有长度、宽度和高度。耦合电感器阵列包括由具有分布式间隙的磁性材料形成的单片式磁芯、以及嵌入单片式磁芯中的多个绕组。每个绕组围绕相应的绕组轴形成相应的一匝或多匝的绕组环，并且每个绕组轴在高度方向上延伸。单片式磁芯的被绕组环包围的面积可以大于该单片式磁芯在绕组环之外的面积，如在高度方向上通过截面观察耦合电感器阵列时所见。在实施例中，用于形成包括磁芯的耦合电感器阵列的方法包括以下步骤，其中所述磁芯具有至少一个嵌入于其中的非磁性结构：(1)在高度方向上将至少两个导体层设置在磁芯部分上，以使导体层至少部分地形成至少两个绕组环，如在高度方向上观察时所见；(2)将一个或多个非磁性结构设置在磁芯部分上并在绕组环之外，如在高度方向上观察时所见；以及(3)将磁性材料设置在磁芯部分、导体层以及一个或多个非磁性结构上。在实施例中，一种具有长度、宽度和高度的耦合电感器阵列包括由具有分布式间隙的一种或多种磁性材料形成的单片式磁芯、第一和第二绕组以及低磁导率磁性结构。第一和第二绕组围绕在高度方向上延伸的公共绕组轴形成相应的第一和第二绕组匝，并且第一和第二绕组匝中的每者嵌入单片式磁芯中。低磁导率磁性结构嵌入单片式磁芯中并围绕公共绕组轴形成环。低磁导率磁性结构在高度方向上将第一和第二绕组匝隔开，并且低磁导率磁性结构由磁导率比形成单片式磁芯的一种或多种磁性材料低的磁性材料形成。在实施例中，一种具有长度、宽度和高度的耦合电感器阵列包括由具有分布式间隙的一种或多种磁性材料形成的单片式磁芯、第一绕组和第二绕组。第一绕组嵌入单片式磁芯中，并且第一绕组围绕在高度方向上延伸的相应绕组轴形成一个或多个第一绕组匝。每个绕组轴在宽度方向上与每个其它绕组轴偏移开。第二绕组嵌入单片式磁芯中，并且第二绕组针对一个或多个第一绕组匝中的每者形成相应的第二绕组匝。每个第二绕组匝及其相应的第一绕组匝集体包围单片式磁芯的相应的公共部分，如在高度方向上通过截面观察耦合电感器阵列时所见。附图说明图1示出了根据实施例的耦合电感器阵列的透视图。图2示出了图1耦合电感器阵列的透视图，其中，耦合电感器阵列的磁芯被示为是透明的。图3示出了去除了顶板的图1耦合电感器阵列的顶视平面图。图4示出了去除了顶板并且具有比图3实施例中更长的绕组环的图1耦合电感器阵列的替代实施例的顶视平面图。图5示出了去除了顶板并且具有比图3实施例中更小的绕组环的图1耦合电感器阵列的替代实施例的顶视平面图。图6示出了去除了顶板并且具有圆形绕组环的图1耦合电感器阵列的替代实施例的顶视平面图。图7示出了图1耦合电感器阵列的截面图。图8示出了包括耦合齿的图1耦合电感器阵列的替代实施例的截面图。图9示出了包括漏齿(leakageteeth)和耦合齿二者的图1耦合电感器阵列的替代实施例的截面图。图10示出了包括漏齿和耦合齿二者的图1耦合电感器阵列的另一个替代实施例的截面图。图11示出了包括漏齿、耦合齿和将耦合齿与顶板隔开的非磁性间隔体的图1耦合电感器阵列的替代实施例的截面图。图12示出了根据实施例的包括图1的耦合电感器阵列的三相降压转换器的示意图。图13示出了根据实施例的用于将图1的耦合电感器阵列应用到多相降压转换器应用中的一种可能的印刷电路板覆盖区。图14示出了根据实施例的与图1的耦合电感器阵列类似、但其中绕组第二端部电耦合至公共舌片的耦合电感器阵列的透视图。图15示出了根据实施例的用于将图14的耦合电感器阵列应用到多相降压转换器应用中的一种可能的印刷电路板覆盖区。图16示出了根据实施例的与图1的耦合电感器阵列类似、但其中绕组是具有大体上为弧形的截面的导线绕组的耦合电感器阵列的透视图。图17示出了根据实施例的用于将图16的耦合电感器阵列应用到多相降压转换器应用中的一种可能的印刷电路板覆盖区。图18示出了根据实施例的与图16的耦合电感器阵列类似、但其中绕组端部从相对的芯侧延伸出来的耦合电感器阵列的透视图。图19示出了根据实施例的用于将图18的耦合电感器阵列应用到多相降压转换器应用中的一种可能的印刷电路板覆盖区。图20示出了根据实施例的双绕组耦合电感器阵列的透视图。图21示出了去除了顶板并且具有圆形绕组环的图20耦合电感器阵列的替代实施例的顶视平面图。图22示出了去除了顶板并且具有由导电膜形成的绕组的图20耦合电感器阵列的替代实施例的顶视平面图。图23示出了根据实施例的与图1的耦合电感器阵列类似、但是在其顶表面和底表面两者上具有焊接舌片的耦合电感器阵列的透视图。图24示出了根据实施例的电子装置。图25示出了根据实施例的另一电子装置。图26是包括由铁氧体磁性材料形成的梯状磁芯的现有技术耦合电感器的侧面立视图。图27示出了现有技术磁装置的侧视截面图。图28示出了图27现有技术磁装置的顶视截面图。图29示出了其中绕组紧密靠拢的磁装置的顶视截面图。图30是根据实施例的包括由具有分布式间隙的磁性材料形成的单片式磁芯的耦合电感器阵列的顶视平面图。图31是图30耦合电感器阵列的侧面立视图。图32是沿图30的线30a-30a取得的截面图。图33是沿图31的线31a-31a取得的截面图。图34是磁装置的截面图。图35示出了具有投射于其上的等价电模型的图34的磁装置。图36是表示流过图34磁装置的截面的磁通的电模型。图37是示出图34磁装置的截面中的相对磁通密度的图表。图38是根据实施例的包括多层膜磁芯的耦合电感器阵列的顶视平面图，多层膜磁芯包括包含在单片式磁芯中的非磁性结构。图39是图38耦合电感器阵列的侧面立视图。图40是沿图38的线38a-38a取得的图38耦合电感器阵列的截面图。图41是沿图39的线39a-39a取得的图38耦合电感器阵列的截面图。图42是根据实施例的包括由导电材料形成的非磁性结构的耦合电感器阵列的截面图。图43示出了根据实施例的用于形成包括具有嵌入于其中的非磁性结构的磁芯的耦合电感器阵列的方法。图44是根据实施例的与图33的耦合电感器阵列类似、但是具有比图33耦合电感器阵列的绕组环更大的绕组环的耦合电感器阵列的截面图。图45是图33的截面图的再现。图46示出了根据实施例的不存在绕组的交错接合的耦合电感器阵列的截面图。图47示出了根据实施例的包括绕组的交错接合的耦合电感器阵列的顶视平面图。图48示出了图47耦合电感器阵列的侧面立视图。图49示出了沿图47的线47a-47a取得的图47耦合电感器阵列的截面图。图50示出了沿图48的线48a-48a取得的图48耦合电感器阵列的截面图。图51是根据实施例的包括两个竖直堆叠的绕组的耦合电感器阵列的透视图。图52是图51耦合电感器阵列的顶视平面图。图53是图51耦合电感器阵列的侧面立视图。图54是图51耦合电感器阵列的竖直截面图。图55是图51耦合电感器阵列的水平截面图。图56在分解图中示出了没有磁芯的图51耦合电感器阵列。图57是与图54类似的竖直截面图，只是该截面图示出了单片式磁芯内的近似的磁通通路。图58是根据实施例的其中每个绕组形成多个绕组匝的耦合电感器阵列的透视图。图59是图58耦合电感器阵列的顶视平面图。图60是图58耦合电感器阵列的侧面立视图。图61是图58耦合电感器阵列的竖直截面图。图62是图58耦合电感器阵列的另一竖直截面图。图63是图58耦合电感器阵列的水平截面图。图64是图58耦合电感器阵列的另一水平截面图。图65示出了图58耦合电感器阵列的绕组，其与该耦合电感器阵列的磁芯分离。图66是根据实施例的与图58的耦合电感器阵列类似、但是具有包括并联电耦合的多个电导体的绕组的耦合电感器阵列的透视图。图67示出了图66耦合电感器阵列的绕组，其与该耦合电感器阵列的磁芯分离。图68示出了根据实施例的与图67的耦合电感器阵列类似、但是具有包括交错的电导体的绕组的耦合电感器阵列的透视图。图69示出了图68耦合电感器阵列的绕组，其与该耦合电感器阵列的磁芯分离。图70是根据实施例的与图66的耦合电感器阵列类似、但是每个绕组仅形成单个绕组匝的耦合电感器阵列的透视图。图71示出了图70耦合电感器阵列的绕组，其与该耦合电感器阵列的磁芯分离。图72是图70耦合电感器阵列的竖直截面图。图73是根据实施例的与图68的耦合电感器阵列类似、但是每个绕组仅形成单个绕组匝的耦合电感器阵列的透视图。图74示出了图73的耦合电感器阵列的绕组，其与耦合电感器阵列的磁芯分离。图75是图73耦合电感器阵列的竖直截面图。图76是根据实施例的与图62的截面图类似的截面图，只是该截面图示出了耦合电感器阵列的被划分成若干区段的单片式磁芯。图77是根据实施例的与图72的截面图类似的截面图，但是该截面图示出了耦合电感器阵列的被划分成六个层的单片式磁芯。图78-83分别是图77耦合电感器阵列的层1-6的顶视平面图。图84是根据实施例的与图75的截面图类似的截面图，只是该截面图示出了耦合电感器阵列的被划分成六个层的单片式磁芯。图85-90分别是图84耦合电感器阵列的层1-6的顶视平面图。具体实施方式文中公开了可以用作(例如)多相切换式功率转换器中的能量存储电感器的耦合电感器阵列。这样的耦合电感器可以实现一个或多个显著的优点，如下文所讨论的。例如，这些电感器的某些实施例在小封装尺寸内实现了相对较强的磁耦合、相对较大的漏电感值和/或相对较低的芯损耗。作为另一个示例，在某些实施例的设计和/或制造过程中，可容易地调整漏电感和/或磁化电感。在下述公开内容当中，可以通过使用括号内的数字(例如，绕组118(1))指代项目的特定实例，而不带括号的数字则指代任何这样的项目(例如，绕组118)。图1示出了耦合电感器阵列100的透视图。阵列100包括由磁性材料形成的磁芯102，磁性材料例如铁氧体材料、粘合剂内的铁粉材料或者若干层的磁膜。磁芯102包括设置在底板106上的顶板104并且具有相对的第一侧108和第二侧110，第一侧108和第二侧110隔开直线间隔距离，所述直线间隔距离定义了芯长度112。磁芯102还具有与长度112垂直的宽度114以及与长度112和宽度114二者垂直的高度116。图2示出了磁芯102被示为透明的阵列100。图3示出了去除了顶板104的阵列100的顶视平面图。耦合电感器阵列100还包括设置在磁芯102中、在顶板104和底板106之间的两个或更多绕组118。尽管本公开的附图将阵列100示为具有三个绕组118，但是应当理解可以将这样的阵列修改为具有大于1的任何数量的绕组。换言之，文中公开的耦合电感器阵列可以适于具有n个绕组，其中，n是任何大于一的整数。每个绕组118在长度方向112上穿过磁芯102，并在磁芯102中形成环120。在典型实施例中，环120大致是平面的。尽管环120被示为形成单匝，但是环120可以替代地形成两个或更多匝，以促进低磁通密度和相关的低的芯损耗。绕组118的相对的第一和第二端部122、124分别朝着芯的第一和第二侧108、110延伸。每个第一端部122形成相应的第一焊接舌片123，并且每个第二端部124形成相应的第二焊接舌片125。焊接舌片123/125被配置为用于至印刷电路板(pcb)的表面安装附接。每个环120围绕相应的绕组轴126缠绕，并且每个绕组轴126在宽度方向114上大致与每个其它绕组轴126平行，但是偏移开。相应地，每个环围绕磁芯102内的相应区域128，并且每个环区域128沿磁芯的宽度114与每个其它环区域128不重叠。这样的构造使得耦合电感器阵列100具有“负”或“反”磁耦合。反磁耦合的特征在于阵列100(例如)通过在第一方向上流经绕组118之一的幅度越来越大的电流来感生出在第一方向上流经其余绕组118的幅度越来越大的电流。例如，从芯第一侧108流入绕组118(2)中的幅度越来越大的电流将感生出从芯第一侧108流入绕组118(1)、118(3)中的幅度越来越大的电流。阵列100的构造促进了大的磁化电感值和漏电感值、以及低磁阻磁通通路。具体而言，绕组118典型地在长度方向112上比在宽度方向114上更长，使得绕组118的大的部分紧密相邻，并为耦合相邻绕组的磁通提供宽通路。在图3中通过实线箭头130表示耦合相邻绕组的磁通，为了说明的清楚起见只对其中的一些进行标记。这样的宽通路为磁通提供了低磁阻通路，由此促进了绕组之间的强磁耦合和低芯损耗。此外，磁芯102典型地延伸到环120以外，以使得在与环相同的平面内每个环区域128小于磁芯102的面积。结果，磁芯102为围绕每个环120的周界的大部分或整个周界的漏磁通提供了通路，其中，漏磁通是通过改变流经不耦合其余绕组118的一个绕组118的电流而生成的磁通。在图3中通过虚线箭头132表示漏磁通，为了说明的清楚起见只对其中的一些进行标记。结果，每个绕组118具有相对较宽的低磁阻漏磁通通路，由此促进了低芯损耗和与绕组118相关的大漏电感值。在耦合电感器阵列100的设计和/或制造过程中能够通过控制绕组118的尺寸和/或形状、和/或磁芯102延伸到绕组环120之外的程度而对磁化电感和漏电感进行单独控制。具体而言，可以通过增大绕组118的紧密相邻的部分和/或减小绕组118之间的间距而提高磁化电感。例如，图4示出了包括绕组环420来取代绕组环120的替代实施例的与图3类似的顶视平面图。绕组环420在长度方向112上比图3实施例的绕组环120长。相应地，假设其它方面等同的话，图4实施例将具有比图3实施例更大的磁化电感。但是，绕组环420的相对较长的长度减小了磁芯102的可用于耦合漏磁通的部分。因此，假设其它方面等同的话，图4实施例将具有比图3实施例更小的漏电感值。作为另一示例，图5示出了包括绕组环520来取代绕组环120的替代实施例的与图3类似的截面图。绕组环520比图3实施例的绕组环120小。因而，与在图3实施例中相比，在图5实施例中磁芯102有更大的部分处于绕组环外，使得在图5实施例中芯的更大部分可用于漏磁通。因而，假设其它方面等同的话，图5实施例将具有比图3实施例更大的漏电感值。但是，与在图3实施例中相比，绕组环的紧密相邻的部分在图5实施例中更小。因而，假设其它方面等同的话，图5实施例将具有比图3实施例更小的磁化电感。上文讨论的实施例具有矩形绕组环，其有助于使各环的紧密相邻的部分最大化，由此促进大的磁化电感值。但是，绕组环可以具有其它形状。例如，图6示出了包括圆形绕组环620来取代矩形绕组环120的替代实施例的与图3类似的截面图。圆形形状减小了环的长度，由此促进了低绕组电阻。但是，圆形形状也减小了绕组环620的紧密相邻的部分，由此降低了磁化电感。也可以在耦合电感器阵列100的设计和/或制造过程中改变磁芯102的构造，以控制磁化电感和/或漏电感。图7示出了沿图2的线段a-a取得的耦合电感器阵列100的截面图。绕组环120内的部分134为漏磁通和耦合绕组118的磁通两者提供通路，而绕组环120外的部分136只为漏磁通提供通路。磁化电感和漏电感都大致与部分134的横截面积成比例，并且漏电感还大致与部分136的横截面积成比例。因而，能够通过(例如)调整部分134的宽度135来调整磁化电感和漏电感，并且能够通过(例如)调整部分136的宽度137来单独调整漏电感。宽度135的每个实例未必都是相同的，并且宽度137的每个实例也未必都是相同的。例如，在一些实施例中，一个部分136具有比其它部分136大的宽度137，以建立不对称的漏电感值。还可以通过改变顶板和底板104、106之间的间距139而使磁化电感和漏电感一起变化。一般而言，间距139越小，磁化电感和漏电感越大。此外，可以通过控制部分134和/或136的磁阻来控制磁化电感和/或漏电感。例如，可以通过向部分134添加磁性材料以降低漏磁通通路和耦合绕组118的磁通通路的磁阻，来提高磁化电感和漏电感。类似地，可以通过向部分136添加磁性材料以降低漏磁通通路的磁阻，来提高漏电感。图8示出了包括耦合齿838的替代实施例的与图7类似的截面图，耦合齿838在顶板104和底板106之间设置在绕组120内的部分134中。由磁性材料形成的耦合齿838减小了部分134中的磁通通路的磁阻，由此增大了磁化电感和漏电感。作为另一示例，图9示出了包括部分134中的耦合齿838和漏齿940的替代实施例的与图7类似的截面图，漏齿940在顶板104和底板106之间设置在部分136中。同样由磁性材料形成的漏齿940减小了部分136中的磁通通路的磁阻，由此增大了漏电感值。漏齿940(2)、940(3)中的每者设置在相邻绕组环之间，而漏齿940(1)、940(4)分别设置在绕组环的行的相对端部。形成耦合齿838和漏齿940的磁性材料未必是相同的并且可以被单独选择，以实现预期的磁化和漏电感值。例如，在某些实施例中，耦合齿838由具有比漏齿940高的磁导率的材料形成。替代地，耦合齿838和漏齿940可以由相同磁性材料形成，以简化芯102的构造，并且两种齿甚至可以由与顶板和底板104、106相同的材料形成，以进一步简化芯构造。在一些实施例中，形成耦合齿838和/或绕组齿940的磁性材料是非同质的。可以通过填充有非磁性材料的间隙将一个或多个耦合齿838与顶板104和/或底板106隔开，以对磁化电感和漏电感进行控制和/或有助于避免磁饱和。例如，这样的间隙可以填充有空气、塑料、纸和/或粘合剂。类似地，可以通过填充有非磁性材料(例如空气、塑料、纸和/或粘合剂)的间隙将一个或多个漏齿940与顶板104和/或底板106隔开，以控制漏电感。例如，图10示出了包括通过空气间隙1042与顶板104隔开的耦合齿1038的替代实施例的与图7类似的截面图。图10的实施例还包括通过空气间隙1044与顶板104隔开的漏齿1040。空气间隙1042和1044的厚度任选地被单独优化并且不必相同。作为另一示例，图11示出了替代实施例的与图7类似的截面图，在该替代实施例中，通过由非磁性材料形成的间隔体1146将每个耦合齿1138与顶板104隔开，并且通过相应的空气间隙1144以及间隔体1146将每个漏齿1140与顶板104隔开。在某些实施例中，间隔体1146由与将绕组118的重叠部分隔开的绝缘体(未示出)相同的材料形成。在某些实施例中，磁芯102由具有分布式空气间隙的材料(例如粘合剂内的铁粉末)形成。在这样的实施例中，还可以通过改变材料成分以改变分布式空气间隙性质，来调整漏电感和/或磁化电感。耦合电感器阵列100的一种可能的应用是切换式功率转换器应用，包括但不限于多相降压转换器、多相升压转换器或者多相升降压转换器。例如，图12示出了耦合电感器阵列100在多相降压转换器中的一种可能的应用。具体而言，图12示出了使用耦合电感器阵列100作为耦合电感器的三相降压转换器1200的示意图。每个绕组的第一端部122电耦合至相应的切换节点vx，并且每个绕组的第二端部124电耦合至公共输出节点vo。相应的切换电路1248电耦合至每个切换节点vx。每个切换电路1248电耦合至输入端口1250，而输入端口1250又电耦合至电源1252。输出端口1254电耦合至输出节点vo。每个切换电路1248和相应的电感器被统称为转换器的“相”1255。因而，多相降压转换器1200是三相转换器。控制器1256引起每个切换电路1248使其相应的绕组第一端部122反复地在电源1252和地之间进行切换，由此使其第一端部在两个不同的电压电平之间进行切换，以从电源1252向电耦合在输出端口1254两端的负载(未示出)转移功率。控制器1256典型地引起切换电路1248以相对较高的频率(例如100khz或更高)进行切换，以促进低纹波电流幅度和快速瞬态响应，并且确保切换感生的噪声处于人可感知的频率之上的频率。每个切换电路1248包括控制切换装置1258，其在控制器1256的命令下交替地在其导电状态和非导电状态之间切换。每个切换电路1248还包括续流装置1260，其适于在切换电路的控制切换装置1258由其导电状态转变至非导电状态时为流经其相应绕组118的电流提供通路。续流装置1260可以是如图所示的二极管，以促进系统简化。不过，在某些替代实施例中，续流装置1260可以由在控制器1256的命令下工作的切换装置来补充或替代，以改进转换器性能。例如，可以通过切换装置来补充续流装置1260中的二极管，以降低续流装置1260的正向电压降。在本公开的背景下，切换装置包括但不限于双极结型晶体管、场效应晶体管(例如，n沟道或p沟道金属氧化物半导体场效应晶体管、结型场效应晶体管、金属半导体场效应晶体管)、绝缘栅双极结型晶体管、闸流晶体管或硅可控整流器。控制器1256任选地被配置为对切换电路1248进行控制，以调节多相降压转换器1200的一个或多个参数，例如输入电压、输入电流、输入功率、输出电压、输出电流或输出功率。降压转换器1200典型地包括电耦合在输入端口1250两端的一个或多个输入电容器1262，以用于提供切换电路1248输入电流的纹波分量。此外，一个或多个输出电容器1264通常电耦合在输出端口1254两端，以使切换电路1248生成的纹波电流分流。可以将降压转换器1200修改为具有不同数量的相，并且可以相应地将耦合电感器阵列100修改为具有对应数量的绕组118。此外，可以将降压转换器1200修改为并入耦合电感器阵列100的两个或更多实例。例如，转换器1200的一个替代实施例包括六个相1255以及耦合电感器阵列100的两个实例。阵列100的第一实例服务于第一到第三相，并且阵列100的第二实例服务于第四到第六相。也可以将降压转换器1200修改为具有不同的拓扑结构，例如，具有多相升压转换器或多相升降压转换器的拓扑结构，或者具有隔离的拓扑结构，例如反激式转换器或正向转换器。图13示出了印刷电路板(pcb)覆盖区1300，其是将耦合电感器阵列100应用到多相降压转换器应用(例如，降压转换器1200(图12))中的一种可能的覆盖区。覆盖区1300包括用于将每个第一焊接舌片123耦合至相应的切换节点vx的焊盘1366以及用于将每个第二焊接舌片125耦合至公共输出节点vo的焊盘1368。由于阵列100的反磁耦合的原因，所有的切换节点vx都处于覆盖区1300的第一侧1308上，这促进了包括覆盖区1300的pcb的布局简化。在某些替代实施例中，每个绕组的第二端部124电耦合至公共导体，例如公共舌片，以提供至外部电路的低阻抗连接。例如，图14示出了耦合电感器阵列1400的透视图，阵列1400与阵列100(图1)相同，只是其中绕组的第二端部124电耦合至公共舌片1470而不是形成相应的焊接舌片。舌片1470例如被配置为用于至印刷电路板的表面安装附接。图15示出了pcb覆盖区1500，其是将耦合电感器阵列1400应用到多相降压转换器应用(例如降压转换器1200(图12))中的一种可能的覆盖区。覆盖区1500包括用于将每个第一焊接舌片123耦合至相应的切换节点vx的焊盘1566以及用于将公共舌片1470耦合至公共输出节点vo的焊盘1568。从图15能够认识到公共舌片1470提供了用于连接至pcb焊盘的大表面区域，由此促进舌片和pcb之间的低阻抗连接，并且有助于使电感器1400和附近的部件冷却。尽管磁芯102被示为包括分立的顶板和底板104、106，但是磁芯102可以具有其它构造。例如，顶板和底板104、106可以替代地是单件磁元件的部分，该磁元件任选包括耦合齿838和/或漏齿940。作为另一示例，在一些替代实施例中，磁芯102是具有嵌入其中的绕组118的单件单片式结构，例如通过对包括粘合剂中的磁性材料的成分进行模制而形成的芯。在这样的实施例中，在各个芯区段之间不存在间隙或间隔，并且可以通过改变磁性材料成分和/或绕组构造而改变磁化电感和漏电感，如上文所讨论的。作为又一示例，在某些替代实施例中，磁芯102是通过设置多个磁性材料层或磁性材料膜形成的。在这样的实施例中，非磁性材料任选地设置在部分134和/或136的至少一部分中，以建立类似于图10中的间隙1042、1044的间隙。此外，在一些替代实施例中，磁芯102完全环绕绕组环120。在包括耦合齿838和/或漏齿940的实施例中，这样的齿可以是分立的磁元件和/或是另一件磁芯102的部分。例如，在一些实施例中，耦合齿838和/或漏齿940的至少其中之一是顶板104或底板106的部分。例如，绕组118与芯102分开形成，并且接下来例如在接合顶板104和底板106之前设置在芯中。在通过对包括粘合剂中的磁性材料的成分进行模制而形成芯102的实施例中，例如，绕组118分开形成，并在向模具添加成分之前被放置到模具中。还可以通过向磁芯102的部分或者设置在磁芯102上的衬底施加导电膜，例如通过施加诸如银的厚膜导电材料，来形成绕组118。绝缘膜可以设置在相邻的导电膜层之间，以避免绕组118的不同部分被短接到一起。在绕组118中的一个或多个是多匝绕组的实施例中，磁性材料任选地使两个或更多绕组匝相互隔开，以为漏磁通提供额外的通路，由此促进大的漏电感值。阵列100和1400被示为具有为箔绕组的绕组118。箔绕组的矩形截面有助于降低趋肤效应感生的损耗，因而促进高频处的低绕组电阻。但是，文中公开的耦合电感器阵列不限于箔绕组。例如，绕组118可以替代地具有弧形或者方形截面，或者可以替代地是由多条导线形成的电缆。此外，尽管阵列100和1400被示为包括被配置为用于至pcb的表面安装附接的焊接舌片，但是可以将文中公开的耦合电感器阵列修改为以其它方式连接至外部电路，例如通过使用通孔连接或者通过耦合至插口来连接至外部电路。例如，图16示出了耦合电感器阵列1600的透视图，阵列1600与耦合电感器100(图1)相似，只是其中用具有大致弧形截面的导线绕组1618替代箔绕组118。在图16中，磁芯102被示为透明的，以示出绕组1618。绕组1618的相对的第一端部和第二端部1622、1624分别形成延伸穿过磁芯102的底表面1672的第一和第二通孔引脚1623、1625。图17示出了pcb覆盖区1700，其是将耦合电感器阵列1600应用到多相降压转换器应用(例如，降压转换器1200(图12))中的一种可能的覆盖区。覆盖区1700包括用于将每个通孔引脚1623耦合至相应的切换节点vx的通孔1766以及用于将通孔引脚1625耦合至公共输出节点vo的通孔1768。作为另一示例，图18示出了耦合电感器阵列1800的透视图，其与耦合电感器阵列1600(图16)类似，但包括具有相对的第一端部和第二端部1822、1824的导线绕组1818，第一端部和第二端部1822、1824分别从芯侧108、110延伸出来以形成第一和第二通孔引脚1823、1825。图19示出了pcb覆盖区1900，其是将耦合电感器阵列1800应用到多相降压转换器应用(例如降压转换器1200(图12))中的一种可能的覆盖区。覆盖区1900包括用于将每个通孔引脚1823耦合至相应的切换节点vx的通孔1966以及用于将通孔引脚1825耦合至公共输出节点vo的通孔1968。由于阵列1800的绕组从磁芯102的侧面延伸出来，而不是从磁芯102的底部延伸出来，因而阵列1800在机械鲁棒性上通常不如阵列1600(图16)。但是，通孔引脚1823、1825从磁芯侧108、110延伸出来的事实可以消除在磁芯102下面对pcb导电迹线进行布线的需求，由此缩短了迹线长度。缩短迹线长度又降低了迹线阻抗和相关损耗。在只有两个绕组的实施例中，绕组环可以至少部分重叠，由此有助于使电感器覆盖区尺寸最小化。例如，图20示出了包括至少部分重叠的绕组环的双绕组耦合电感器阵列2000的透视图。耦合电感器阵列2000包括磁芯2002，磁芯2002包括顶板和底板2004、2006。磁芯2002具有相对的第一侧和第二侧2008、2010，第一侧和第二侧2008、2010隔开定义了芯长度2012的直线间隔距离。磁芯2002还具有与长度2012垂直的宽度2014以及与长度2012和宽度2014二者垂直的高度2016。在图20中，磁芯2002被示为透明的。耦合电感器阵列2000还包括在顶板和底板2004、2006之间设置于磁芯2002中的两个绕组2018。尽管通过虚线示出绕组2018(2)以帮助观察者区分绕组2018(1)和2018(2)，但是在现实中两个绕组通常具有相同的构造。每个绕组2018在长度方向2012上穿过磁芯2002，并在磁芯2002中形成环2020。在典型实施例中，环2020一般是平面的。尽管环2020被示为形成单匝，但是环2020可以替代地形成两个或更多匝，以促进低磁通密度和相关的低芯损耗。绕组2018的相对的第一侧和第二侧2022、2024分别朝芯的第一侧和第二侧2008、2010延伸。每个第一端部2022形成相应的第一通孔引脚2023，并且每个第二端部2024形成相应的第二通孔引脚2025。在某些替代实施例中，绕组端部2022、2024适于以其它方式连接至外部电路。例如，在一些替代实施例中，绕组端部2022、2024形成相应的焊接舌片，所述焊接舌片被配置为用于至pcb的表面安装附接。每个环2020是围绕相应的绕组轴2026缠绕的。环2020以相反方向缠绕，以获得反磁耦合。这样的反磁耦合的特征在于阵列2000(例如)通过从芯的第一侧2008流入绕组2018(1)的幅度越来越大的电流来感生出从芯的第一侧2008流入绕组2018(2)的幅度越来越大的电流。每个绕组轴2026与每个其它绕组轴2026大致平行但是在宽度方向2014上偏移开。两个环2020部分重叠，以使这两个环包围磁芯2002内的公共区域2028。可以在耦合电感器阵列2000的设计和/或制造过程中通过调整绕组环2020的重叠程度，或者换言之通过调整两个环包围的区域2028的尺寸而对磁化电感值和漏电感值进行调整。具体而言，随着绕组环2020相互分开以使区域2028尺寸减小，漏电感将增大并且磁化电感将减小。反之，随着绕组环2020向一起靠拢以使区域2028的尺寸增大，漏电感将减小并且磁化电感将增大。还可以在电感器的设计和/或制造过程中通过按照与上文关于图8-11讨论的方式类似的方式添加一个或多个耦合齿和/或一个或多个漏齿而对漏电感和/或磁化电感进行调整。例如，可以通过在由两个绕组环2020包围的区域2028中添加连接顶板和底板2004、2006的漏齿而增大磁化电感和漏电感。作为另一示例，可以通过在区域2028之外添加连接顶板和底板2004、2006的耦合齿而增大漏电感。还可以在阵列设计和/或制造过程中通过使用与上文关于阵列100讨论的技术类似的技术，例如通过改变绕组环2020的尺寸、绕组环2020的几何形状、磁芯2002的成分和/或顶板和底板2004、2006之间的间距而改变漏电感和/或磁化电感。例如，图21示出了去除了顶板的耦合电感器阵列2100的顶视平面图。阵列2100与图20的阵列2000类似，只是阵列2100具有大体上为圆形形状而不是大体上为矩形形状的绕组环2120。圆形形状有助于降低绕组2118的长度，由此降低绕组阻抗。但是，圆形形状降低了绕组环2120的重叠部分，由此减小了磁化电感并增大了漏电感。尽管以虚线示出绕组2118(2)以帮助观察者区分绕组2118(1)和2118(2)，但是在实际中，两个绕组通常具有相同的构造。阵列2100与阵列2000的区别还在于相对的绕组端部2122、2124电耦合至相应的焊接舌片2123、2125，而不是形成通孔引脚。可以按照与上文关于阵列1000讨论的方式类似的方式改变磁芯2002(图20)的构造。例如，顶板和底板2004、2006可以替代地是单件磁元件的部分。作为另一示例，在一些替代实施例中，磁芯2002是具有嵌入于其中的绕组2018的单件单片式结构，例如通过对包括粘合剂中的磁性材料的成分进行模制而形成的芯。作为又一示例，在某些替代实施例中，磁芯2002是通过设置多个磁性材料层或磁性材料膜而形成的。此外，在一些替代实施例中，磁芯2002完全环绕绕组环2020。此外，还可以改变绕组2018的构造。例如，可以用箔绕组或导电膜代替导线绕组2018。例如，图22示出了去除了顶板的耦合电感器阵列2200的顶视平面图。阵列2200与图20的阵列2000相似，只是包括由导电膜形成的绕组2218。至少绕组2218的重叠部分是通过例如设置在重叠的绕组部分之间的绝缘膜(未示出)而互相绝缘的。与阵列2000相对比，绕组端部2222、2224电耦合至相应的焊接舌片2223、2225，而不是形成通孔引脚。文中公开的耦合电感器阵列的构造促进阵列的低高度，以使得可以将某些实施例看作是“芯片型”耦合电感器阵列。例如，某些实施例具有0.8毫米或更小的高度116(图1)。这样的阵列的相对较低的高度可以使其能够与半导体管芯或半导体条一起容纳在集成电路封装体中，并任选地电耦合至半导体管芯或半导体条。例如，阵列的某些实施例可以与半导体管芯容纳在公共集成电路封装体中，但是与封装体内的管芯物理隔开。此外，文中公开的耦合电感器阵列的某些其它实施例例如通过将若干磁性材料层和导电材料层设置在半导体管芯上以分别形成磁芯和绕组来形成在半导体管芯上。半导体管芯和耦合电感器阵列又任选地容纳在公共集成电路封装体中，并且耦合电感器任选地电耦合至半导体管芯。例如，图24示出了包括集成电路封装体2402、容纳在集成电路封装体2402中的半导体管芯2404以及容纳在集成电路封装体2402中的耦合电感器2406的电子装置2400。耦合电感器2406电耦合至半导体管芯2404，如虚线2408象征性图示的。作为另一示例，例如，图25示出了包括集成电路封装体2502、容纳在集成电路封装体2502中的半导体管芯2504以及容纳在集成电路封装体2502中的耦合电感器2506的电子装置2500。耦合电感器2506设置在半导体管芯2504上，并且耦合电感器2506电耦合至半导体管芯2504，如虚线2508象征性图示的。上文讨论的示例示出了设置在耦合电感器阵列底表面上而非阵列顶表面上的焊接舌片。在希望阵列顶表面被电隔离的应用中，例如在任选的热沉要设置在顶表面上的情况下，这样的构造可以是有利的。然而，某些替代实施例在阵列的顶表面和底表面上均包括焊接舌片。例如，图23示出了耦合电感器阵列2300的透视图，阵列2300与耦合电感器阵列100(图1)类似，只是进一步包括设置在顶表面2378上的焊接舌片2374、2376以及设置在底表面2372上的焊接舌片123(在图23的透视图中不可见)。申请人还另外发现，在磁芯由具有分布式间隙的磁性材料(例如包括粘合剂内的磁性粉末的材料)形成的实施例中，必须格外注意绕组几何形状和相对绕组位置，以确保绕组的显著磁耦合。如上文所讨论的以及在schultz的文献中讨论的，在切换式功率转换器应用中必须使绕组具有强的磁耦合，以实现使用耦合电感器代替多个分立电感器的优势。为了帮助认识到在使用由分布式间隙磁性材料形成的磁芯时必须做出的特殊考虑，首先考虑图26的现有技术耦合电感器2600，其包括由铁氧体材料形成的磁芯2602，而不是由具有分布式空气间隙的磁性材料形成的磁芯。磁芯2602是“梯状”磁芯，其包括相对的梯栏(rail)2604、2606以及三个梯级2608。相应的绕组2610围绕每个梯级2608缠绕。如磁领域已知的，铁氧体磁性材料具有非常高的相对磁导率，其往往处于2000到3000的范围内，并且因此铁氧体磁性材料具有低磁阻。结果，磁芯2602具有低磁阻，并且由流经一个或多个绕组2610的电流生成的磁通将几乎完全被局限于磁芯2602。例如，图26中的箭头2612象征性地图示由流经绕组2610(2)的电流生成的磁通将如何几乎完全在磁芯2602内流动，以耦合至绕组2610(1)和2610(3)。因此，即使相邻梯级之间的间距2614或梯栏2604和2606之间的间距2616大，也能够使绕组2610发生强的磁耦合。现在考虑图27和图28所示的现有技术磁装置2700，其包括由具有分布式间隙的磁性材料形成的单片式磁芯2702。图27示出了磁装置2700的侧视截面图，并且图28示出了磁装置2700的顶视截面图。三个绕组2704被嵌入单片式磁芯2702中，并且每个绕组2704形成圆形环。分布式间隙磁性材料具有比空气大的磁导率。但是，分布式间隙使得这些磁性材料具有比铁氧体磁性材料的磁导率小得多的磁导率。结果，磁芯2702具有相对较大的磁阻，并且由流经一个绕组2704的电流生成的磁通因此将在离绕组非常近的地方流动，并且不会显著地耦合至其它绕组2704。例如，图27中的箭头2706和图28中的符号2708象征性地图示了由流经绕组2704(2)的电流生成的磁通如何不显著耦合至绕组2704(1)和2704(3)。相应地，磁装置2700只是三个独立的未发生明显的磁耦合的电感器的集合，并且不能认为磁装置2700是耦合电感器阵列。此外，即使将磁装置2700修改为使绕组2704靠拢到一起，绕组2704还是不发生显著的磁耦合。例如，图29示出了磁装置2900的顶视截面图，其与图27和图28的磁装置2700类似，只是绕组2704在宽度方向2901上非常紧密的靠拢。符号2908象征性地图示了由流经绕组2704(2)的电流生成的磁通的通路。如所示，来自绕组2704(2)的磁通很少耦合至其余绕组2704(1)和2704(3)，尽管绕组2704是紧密靠拢的。因此，磁装置2900仍然只是三个独立的未发生明显的磁耦合的电感器的集合，并且因此不能认为磁装置2900是耦合电感器阵列。然而，申请人已经发现，在包括具有分布式间隙的单片式磁芯的装置中，如果(1)绕组在长度方向上比在宽度方向上长(例如关于图1-4所讨论的)以使绕组形成包围大体上为矩形的环区域的绕组环，并且(2)在磁芯的给定的长度方向乘宽度方向截面(lengthwisebywidthwisecross-section)中绕组环包围的区域大体上大于绕组环之外的区域，则能够实现强的磁耦合和相对较大的漏电感值二者。图30到图33示出了满足这些要求的磁装置的一个示例。具体而言，图30是具有长度3002、宽度3004和高度3006的耦合电感器阵列3000的顶视平面图，图31是其侧面立视图。图32是沿图30的线30a-30a取得的截面图，图33是沿图31的线31a-31a取得的截面图。耦合电感器阵列3000的一种可能的应用是在切换式功率转换器应用中，例如在图12的三相降压转换器1200当中。耦合电感器阵列3000包括由具有分布式间隙的磁性材料形成的单片式磁芯3008。例如，在一些实施例中，单片式磁芯3008由粘合剂内的粉末状磁性材料的单个块形成。作为另一示例，在一些其它实施例中，单片式磁芯3008由堆叠在一起以形成单片式磁芯的多个磁膜层形成，其中，每个磁膜层由粘合剂内的磁性材料粉末形成。单片式磁芯3008的分布式间隙使得磁芯3008具有比典型的铁氧体磁性材料的磁导率低得多的磁导率。耦合电感器阵列3000包括嵌入单片式磁芯3008内的多个绕组3010，其中，每个绕组围绕相应的绕组轴3016形成一个或多个匝的相应绕组环3012，其中，每个绕组轴3016在高度方向上延伸。每个绕组环3012包括在高度方向上相互隔开的多个导体层3014，使得每个绕组环3012在高度方向上具有厚度t。在图32中仅对一些导体层3014进行标记，以促进说明的清楚。每个绕组环3012的导体层3014通过电连接器(未示出)串联电耦合，例如，所述电连接器是在高度方向上在相邻导体层3014之间延伸的导电通孔。相邻绕组环3012相互隔开宽度方向间隔距离d。每个绕组环3012包围相应的长度方向乘宽度方向的环区域ain，该区域具有在长度方向上伸长的大体上为矩形的形状(参考图33)。绕组环3012包围的磁芯3008的区域大体上大于磁芯3008的在绕组环3012之外的区域，如在高度方向上通过截面观察耦合电感器阵列3000时所见。换言之，在包括绕组环3012的给定的长度方向乘宽度方向的截面平面内，绕组环3012包围的磁芯区域ain的总体尺寸显著大于绕组环3012之外的磁芯区域aout的总体尺寸。绕组环几何形状、绕组环位置和磁芯3008之间的这种关系允许磁芯3008在相邻绕组环3012之间提供低磁阻通路，即使磁芯3008具有相对较低的磁导率。结果，绕组环3012发生强的磁耦合，以使它们是耦合电感器阵列的部分，而不是仅为独立电感器的集合的部分。此外，磁芯3008在长度乘宽度方向上延伸到绕组环3012以外的事实使得磁芯3008能够为大体上围绕每个绕组环3012的整个相应周界的漏磁通提供通路。因而，耦合电感器阵列3000具有宽的或者大截面面积的漏磁通通路。漏磁通通路的大截面面积使得所述通路具有低磁阻，由此促进了低芯损耗和与绕组3010相关的大漏电感值。相应地，耦合电感器阵列3000实现了绕组3010的强磁耦合以及与绕组3010相关的显著的漏电感值，即使磁芯3008具有相对较低的磁导率。在不背离本文的范围的情况下可以对耦合电感器阵列3000做出修改。例如，可以改变绕组3010的数量，只要耦合电感器阵列3000包括至少两个绕组3010即可。作为另一示例，可以改变每个绕组环3012中的导体层3014的数量，只要每个绕组环3012包括至少一个导体层3014即可。此外，尽管磁芯3008被示为同质的，但是磁芯3008可以替代地是具有两个或更多由不同成分构成的部分的复合磁芯，只要磁芯3008的体积中的大部分是由具有分布式间隙的磁性材料形成的即可。此外，尽管可以预计耦合电感器阵列3000典型地是对称的，但是在一些替代实施例中，耦合电感器阵列3000具有非对称构造，以例如实现非对称耦合电感器阵列。申请人还进一步确定了，如果宽度方向绕组环间隔距离与绕组环高度具有某种关系，则促进了分布式间隙磁装置中的强的磁耦合和显著的漏电感。为了帮助认识这种关系，考虑图34中的截面图中所示的磁装置3400。磁装置3400包括由具有分布式间隙的磁性材料(例如粘合剂内的粉末状磁性材料)形成的矩形单片式磁芯3402。磁装置3400具有长度3404和高度3406，并且磁装置3400包括嵌入在单片式磁芯3402中的多匝绕组环3408，其中，绕组环3408具有高度t。可以通过将长度乘高度截面划分成假想的正方形(例如长度乘高度截面3410包括正方形1-5)而对磁芯3402建模。尽管这样的模型是近似的，并且只考虑单片式磁芯3402的一部分，但是在使人了解磁通密度随着与绕组环3408的距离的增大而下降的速度有多快的意义上，该模型是说明性的。忽略边界条件和二阶效应，能够通过等价电模型(如图35所示)对各正方形的顶点之间的磁阻建模，其中，每个电阻器表示两个顶点之间的归一化磁阻。例如，从点a到点b的通路的磁阻大约是从点a到点c的通路的磁阻的两倍，如通过具有两倍于电阻器3504的电阻的电阻器3502所示。可以如图36所示对通过截面3410的磁通进行近似建模，其中，通过具有幅度1的电流源3602表示流经截面3410的总磁通。在通过正方形1-5的边界定义的离散通路来对截面3410进行近似时，流经图36中的每个电分支的电流代表流经磁芯3402的对应通路的相对磁通。例如，截面3410内的总磁通的大约55.7％在点a和点b之间流动，而总磁通中仅有大约30.9％在点c和点d之间流动。图37是截面3410中的相对磁通密度的图表3700，并且是由图36导出的，其中，曲线3702下的面积代表截面3410内的总磁通。横轴3704表示磁通流过截面3410中的哪一个正方形(例如，正方形1)，并且纵轴3706表示该正方形内的估算出的相对磁通密度。如图37所示，流过截面3410的大部分磁通在正方形1内流动。结果，任何额外的绕组环(未示出)也必须要位于正方形1内，才能使额外的绕组环强烈地磁耦合至绕组环3408。如果d小于t，则在图30-33的耦合电感器阵列3000中满足该约束。相应地，在耦合电感器阵列3000的一些实施例中，每个宽度方向间隔距离d小于绕组环3012的厚度t，以进一步实现各绕组环3012的强磁耦合。尽管在耦合电感器阵列中需要强的磁耦合，但是对于能量存储而言，一些漏电感也是必需的。因而，在典型的实施例中，间隔距离d应当至少是绕组环厚度t的10％，以为漏磁通提供足够的长度方向乘宽度方向截面积。此外，间隔距离d应当足够大，以避免与间隔距离d的非常小的值相关的制造困难。例如，如果制造过程具有+/-dd的机械精度容差，那么d应当至少是dd的两倍，以促进鲁棒的制造。相应地，在耦合电感器阵列3000的一些实施例中，d小于t，并且d大于0.1*t或2*dd中较大者，以实现强的磁耦合、显著的漏电感值和鲁棒的制造。在一些耦合电感器阵列应用中，可能希望具有绕组的非常强的磁耦合。相应地，申请人借助于与增大的漏磁通通路磁阻之间的权衡而开发出了额外的技术，其促进具有分布式间隙磁芯的耦合电感器阵列中的绕组的强磁耦合。具体而言，申请人发现通过将非磁性结构嵌入磁芯中来阻碍磁通围绕绕组环的流动能够进一步实现具有分布式间隙磁芯的耦合电感器阵列中的绕组环的强磁耦合。例如，图38是包括嵌入单片式磁芯中的非磁性结构的耦合电感器阵列3800的顶视平面图，图39是其侧视平面图。耦合电感器阵列3800具有长度3802、宽度3804和高度3806。图40是沿图38的线38a-38a取得的截面图，图41是沿图39的线39a-39a取得的截面图。耦合电感器阵列3800的一种可能的应用是在切换式功率转换器应用中，例如，在图12的三相降压转换器1200中。耦合电感器阵列3800包括由具有分布式间隙的单片式磁芯3808。在例示的示例中，单片式磁芯3808由在高度方向上堆叠的多个磁膜层3809形成(见图40)，其中，每个磁膜层由具有分布式间隙的磁性材料(例如粘合剂内的粉末状磁性材料)形成。不过，在一些替代实施例中，单片式磁芯3808是由分布式间隙材料(例如粘合剂内的粉末状磁性材料)形成的块状磁芯。耦合电感器阵列3800包括嵌入单片式磁芯3808内的多个绕组3810，其中，每个绕组形成围绕相应的轴3816缠绕的一匝或多匝的相应绕组环3812，其中，每个绕组轴3816在高度方向上延伸。每个绕组环3812包括在高度方向上相互隔开的多个导体层3814，使得每个绕组环3812在高度方向上具有厚度t。在图40中仅标记了一些导体层3814，以促进说明的清楚性。每个绕组环3812的导体层3814通过电连接器串联电耦合，所述电连接器例如是在高度方向上在相邻导体层3814之间延伸的导电通孔3813。在图41中通过虚线部分示出了绕组环3812的轮廓，其中，绕组环的导体层3814在图41的截面图中不可见。相邻绕组环3812相互间隔开宽度方向间隔距离d。每个绕组环3812包围相应的长度方向乘宽度方向环区域ain，该区域具有在长度方向伸长的大体上为矩形的形状(见图41)。磁芯3808的被绕组环3812包围的区域大体上大于磁芯3808的在绕组环3812之外的区域，如在沿高度方向通过截面观察耦合电感器阵列3800时看到的。换言之，在包括绕组环3812的给定长度乘宽度截面平面中，环区域ain的总体尺寸大体上大于磁芯3808的在绕组环3812之外的区域aout的总体尺寸。因此，绕组环3812按照与上文关于图30-33讨论的类似的方式被强磁耦合，使得绕组3810是耦合电感器阵列的部分，而不是仅为独立电感器的集合的部分。此外，在一些实施例中，d小于t，并且d大于0.1*t或2*dd中较大者，以按照与上文讨论的类似的方式实现强磁耦合、显著的漏电感值和鲁棒的制造。非磁性结构3815嵌入在单片式磁芯内并设置在绕组环3812之外，如沿高度方向通过截面观察耦合电感器阵列3800所看出的。具体而言，一个或多个非磁性结构3815设置为在与绕组环共同的长度方向乘宽度方向平面中与每个绕组环3812相邻，使得磁芯3808在绕组环3812之外的长度方向乘宽度方向区域至少基本上被非磁性结构3815覆盖。非磁性结构3815在磁芯3808内阻碍磁通在绕组环外部流动，由此进一步促进绕组3810的强磁耦合。尽管可以预计非磁性结构3815通常将基本上覆盖绕组环3812之外的整个长度方向乘宽度方向区域，如沿高度方向通过截面观察耦合电感器阵列3800时看到的，但是在不背离本发明范围的情况下，非磁性结构3815可以替代地覆盖磁芯3808的较小的长度方向乘宽度方向区域。在不背离本文的范围的情况下可以对耦合电感器阵列3800做出修改。例如，可以改变磁膜层3809的数量。作为另一示例，可以改变非磁性结构3815的数量。例如，可以将给定非磁性结构3815分成若干较小磁性结构。作为又一示例，可以改变绕组3810的数量，只要耦合电感器阵列3800包括至少两个绕组3810即可。此外，可以改变每个绕组环3812中的导体层3814的数量，只要每个绕组环3812包括至少一个导体层3814即可。此外，尽管可以预计耦合电感器阵列3800通常是对称的，但是在一些替代实施例中，耦合电感器阵列3800具有非对称构造，以例如实现非对称耦合电感器阵列。非磁性结构3815由磁导率比形成磁膜层3809的材料低的材料形成。在一些实施例中，非磁性结构3815由具有一左右的相对磁导率的材料形成，以使通过绕组环3812的磁通的流量最大化。理想情况下，非磁性结构3815由电绝缘的材料形成，以避免在非磁性结构3815内的涡电流的流动。但是，将与用于导体层3814的材料不同的材料用于非磁性结构3815可能使制造复杂化。例如，在一些实施例中，需要两个不同的印刷步骤和相关掩模来形成具有不同的相应材料的导体层3814和非磁性结构3815。因此，在一些替代实施例中，非磁性结构3815和导体层3814两者均由共同的导电材料形成，其中，非磁性结构3815与绕组3810电隔离，并因此还与绕组环3812及其构成导体层3814电隔离。例如，图42是耦合电感器阵列4200的与图41的截面图类似的截面图。耦合电感器阵列4200是耦合电感器阵列3800的替代实施例，在耦合电感器阵列4200中，用由导电材料(例如，与形成导体层3814的导电材料相同类型的导电材料)形成的非磁性结构4215代替非磁性结构3815。一个或多个非磁性结构4215设置为在与绕组环共同的长度方向乘宽度方向平面中与每个绕组环3812相邻，使得磁芯3808在绕组环3812之外的长度方向乘宽度方向区域至少基本上被非磁性结构4215覆盖。非磁性结构4215与绕组3810及相关绕组环3812电隔离。可以预计，多个单独的非磁性结构4215将代替单个非磁性结构4215设置在给定宽度方向乘长度方向平面内，以降低涡电流的流动并促进可制造性。图43示出了用于形成包括具有嵌入于其中的非磁性结构的磁芯的耦合电感器阵列的方法4300。在步骤4302中，将至少两个导体层沿高度方向设置在磁芯部分上，以使导体层至少部分地形成至少两个绕组环，如沿高度方向观察时所见。在步骤4302的一个示例中，将导体层3814(1)、3814(4)和3814(7)印刷到磁膜层3809(5)上，以分别部分地形成绕组环3812(1)、3812(2)和3812(3)。(见图40)。在步骤4304中，将一个或多个非磁性结构设置在磁芯部分上并且在绕组环之外，如沿高度方向观察时所见。在步骤4304的一个示例中，将非磁性结构3815(1)印刷到磁膜层3809(5)上，在绕组环3812(1)、3812(2)、3812(3)之外。在步骤4306中，将磁性材料设置在磁芯部分、导体层和非磁性结构上。在步骤4306的一个示例中，将磁膜层3809(6)设置在磁膜层3809(5)、导体层3814(1)、3814(4)、3814(7)以及非磁性结构3815(1)上。判决步骤4308判断是否需要额外的导体层。如果需要，那么重复步骤4302到4306；否则方法4300结束。还可以增大绕组环尺寸，以阻碍漏磁通的流动，由此借助于与增大的漏磁通通路磁阻的权衡来增大绕组的磁耦合。例如，图44是具有长度4402和宽度4404的耦合电感器阵列4400的截面图。绕组环4412嵌入到由具有分布式间隙的磁性材料形成的单片式磁芯4408中。耦合电感器阵列4400与图30-33的耦合电感器阵列3000类似，只是具有更大的绕组环。将图33所示的耦合电感器阵列3000的截面图再现为图45，以便于耦合电感器阵列3000和4400的比较。从图44和45的比较中可以观察到，在耦合电感器阵列4400中绕组环覆盖的磁芯的长度方向乘宽度方向部分比在耦合电感器阵列3000中要大。因此，假设其它方面等同，与耦合电感器阵列3000相比，耦合电感器阵列4400将借助于与增大的漏磁通磁阻之间的权衡而具有更强的绕组的磁耦合。此外，假设其它方面等同，那么相对于耦合电感器阵列3000，耦合电感器阵列4400中的绕组环的增大的尺寸使得耦合电感器阵列4400中的绕组具有比耦合电感器阵列3000中的对应绕组更低的电阻。申请人还发现绕组环的交错接合能够促进绕组的强磁耦合。为了帮助认识该发现，首先考虑不存在绕组环的交错接合的耦合电感器阵列4600，如图46中的截面图所示。耦合电感器阵列4600具有长度4602和宽度4604。耦合电感器阵列4600包含嵌入到由具有分布式间隙的磁性材料形成的单片式磁芯4608中的两个绕组环4612。分别通过箭头4601和4603来象征性地图示耦合磁通和漏磁通。只有漏磁通流过绕组环4612之间的区域4605。因而，区域4605通过允许磁通绕过绕组环4612而降低了绕组环4612的磁耦合。但是不可能消除区域4605，因为绕组环4612必须在宽度方向上相互隔开，以避免绕组环被电短接到一起。申请人已经确定绕组环的交错接合能够减少或消除归因于绕组环分隔的漏磁通通路。例如，考虑图47的顶视图和图48的侧面立视图中所示的耦合电感器阵列4700。图49是沿图47的线47a-47a取得的截面图，图50是沿图48的线48a-48a取得的截面图。耦合电感器阵列4700具有长度4702、宽度4704和高度4706。耦合电感器阵列4700的一种可能的应用是在切换式功率转换器应用中，例如在与图12的三相降压转换器1200相似的多相降压转换器中。耦合电感器阵列4700包括由具有分布式间隙的磁性材料形成的单片式磁芯4708。例如，在一些实施例中，单片式磁芯4708由粘合剂内的粉末状磁性材料的单块形成。作为另一示例，在一些其它实施例中，单片式磁芯4708由多个磁膜层形成，多个磁膜层被堆叠以形成单片式磁芯，其中，每个磁膜层由粘合剂内的磁性材料粉末形成。单片式磁芯4708的分布式间隙使得单片式磁芯4708具有比典型铁氧体磁性材料的磁导率低得多的磁导率。耦合电感器阵列4700包括嵌入到单片式磁芯4708内的绕组4710，其中，每个绕组形成围绕相应的绕组轴4716缠绕的一匝或多匝的相应绕组环4712，其中，每个绕组轴4716在高度方向上延伸。每个绕组环4712包括在高度方向上相互隔开的多个导体层4714，使得每个绕组环4712在高度方向上具有厚度t。在图49中仅标记了一些导体层4714，以促进说明的清楚性。每个绕组环4712的导体层4714通过电连接器而串联电耦合，所述电连接器例如是在高度方向上在相邻导体层4714之间延伸的导电通孔4713。在图50中通过虚线而部分示出了绕组环4712的轮廓，其中，绕组环的导体层4714在图50的截面图中不可见。每个绕组环4712包围相应的长度方向乘宽度方向环区域ain，该区域具有沿长度方向伸长的大体上为矩形的形状(见图50)。磁芯4708的由绕组环4712包围的区域大体上大于磁芯4708的在绕组环4712之外的区域，如在高度方向上通过截面观察耦合电感器阵列4700时所见。换言之，在包括绕组环4712的给定长度乘宽度截面平面中，由绕组环4712包围的磁芯区域ain的总体尺寸显著大于在绕组环4712之外的磁芯区域的总体尺寸。与上文关于耦合电感器阵列3000和3800讨论的类似，绕组环几何形状、绕组环位置和磁芯4708之间的这种关系允许磁芯4708在相邻绕组环4712之间提供低磁阻通路，即使磁芯4708具有相对较低的磁导率。此外，在耦合电感器阵列4700中使绕组环4712交错接合，或者换言之，使绕组环4712部分重叠，如在高度方向上通过截面观察耦合电感器阵列4700时所见。绕组环4712的这种交错接合使得相邻绕组环4712之间的长度方向乘宽度方向区域4705被这两个绕组环包围。结果，区域4705是耦合磁通通路的部分，而不是漏磁通通路的部分。因此，假设其它方面等同，则耦合电感器阵列4700具有比耦合电感器阵列4600更强的绕组的磁耦合。使绕组环4712交错接合的事实要求绕组环4712相互交叉。因此，可能需要在两个不同的层上实施给定的绕组匝，以允许绕组环4712在不电短接到一起的情况下相互交叉。在不背离本文的范围的情况下可以对耦合电感器阵列4700做出修改。例如，可以改变绕组4710的数量，只要耦合电感器阵列4700包括至少两个绕组4710即可。作为另一示例，可以改变每个绕组环4712中的导体层4714的数量，只要每个绕组环4712包括至少一个导体层4714即可。此外，尽管磁芯4708被示为同质的，但是磁芯4708可以替代地是具有由不同成分构成的两个或更多部分的复合磁芯，只要磁芯4708的体积中的大部分是由具有分布式间隙的磁性材料形成的即可。此外，尽管可以预计耦合电感器阵列4700通常是对称的，但是在一些替代实施例中，耦合电感器阵列4700具有非对称构造，以例如实现非对称耦合电感器阵列。申请人还额外开发出了包括具有强磁耦合的两个竖直堆叠的绕组的耦合电感器阵列。竖直堆叠的绕组促进了小的装置覆盖区，在用于安装部件的空间有限的应用中这一点尤为有利。图51-56示出了这样的耦合电感器阵列的一个示例。具体而言，图51是包括具有强磁耦合的两个竖直堆叠的绕组的耦合电感器阵列5100的透视图。在图51中通过线图示出了耦合电感器阵列5100的磁芯，即，仅示出了磁芯的轮廓，以示出耦合电感器阵列的内部。图52是耦合电感器阵列5100的顶视平面图，图53是耦合电感器阵列5100的侧面立视图，图54是沿图52的线52a-52a取得的耦合电感器阵列5100的竖直截面图，图55是沿图53的线53a-53a取得的耦合电感器阵列5100的水平截面图。图56通过分解图示出了没有磁芯的耦合电感器阵列5100。耦合电感器阵列5100具有长度5102、宽度5104和高度5106。耦合电感器阵列5100的一种可能的应用是在切换式功率转换器应用中，例如在与图12的降压转换器1200相似但仅具有两个相1255的降压转换器中。耦合电感器阵列5100包括由具有分布式间隙的磁性材料形成的单片式磁芯5108。例如，在一些实施例中，单片式磁芯5108由粘合剂内的粉末状磁性材料的单块形成。作为另一示例，在一些其它实施例中，单片式磁芯5108由在高度5106方向上堆叠以形成单片式磁芯的多个磁膜层形成，其中，每个磁膜层由粘合剂内的磁性材料粉末形成。单片式磁芯5108的分布式间隙使得单片式磁芯5108具有比典型铁氧体磁性材料的磁导率低得多的磁导率。在一些实施例中，单片式磁芯5108包括一个或多个非磁性材料层(未示出)，例如用于在耦合电感器阵列的制造过程中支撑耦合电感器阵列5800的特征以及用于提供耦合电感器阵列内的电介质绝缘的一个或多个衬底。耦合电感器阵列5100包括第一绕组5110和第二绕组5112。第一绕组5110形成了嵌入到单片式磁芯5108中的第一绕组匝5114，并且第二绕组5112形成了嵌入到单片式磁芯中的第二绕组匝5116(见图51、54和56)。围绕在高度5106方向上延伸的公共绕组轴5118缠绕第一和第二绕组匝5114和5116中的每者。尽管将第一和第二绕组匝5114和5116中的每者示为形成单匝，但是这些绕组匝中的一者或多者可以形成多匝。任选使第一和第二绕组5110、5112在单片式磁芯5108内相互电隔离。第一绕组5110的相对端部5120和5122终止于单片式磁芯5108的第一侧5124附近，并且第二绕组5112的相对端部5126和5128终止于单片式磁芯5108的相对的第二侧5130附近(见图51和图56)。使单片式磁芯5108的第一侧和第二侧5124和5130在长度5102方向上相互隔开。尽管绕组端部5120、5122、5126和5128被示为形成用于至电路板的表面安装焊接的相应的焊接舌片，但是这些绕组端部中的一者或多者可以形成另一类型的连接器，例如通孔引脚，而不背离本文的范围。耦合电感器阵列5100还包括由磁导率比形成单片式磁芯5108的一种或多种磁性材料低的磁性材料形成的低磁导率磁性结构5132。低磁导率磁性结构5132被嵌入到单片式磁芯5108中，并在高度5106方向上将第一绕组匝5114与第二绕组匝5116隔开。低磁导率磁性结构5132形成了围绕公共绕组轴5118的环，以使低磁导率磁性结构5132形成与公共绕组轴5118对准的孔径5134(见图51以及图54-56)。相应地，第一绕组匝5114、第二绕组匝5116和低磁导率磁性结构5132共同包围单片式磁芯5108的第一部分5136，如在高度5106方向上通过截面观察耦合电感器阵列5100时所见。在一些实施例中，第一绕组匝5114、第二绕组匝5116和低磁导率磁性结构5132是矩形的，以使得单片式磁芯5108的第一部分5136具有矩形形状，如在高度5106方向上通过截面观察耦合电感器阵列5100时所见，以促进第一和第二绕组5110、5112的强磁耦合。在第一和第二绕组匝5114和5116之间包括低磁导率磁性结构5132有利地促进第一和第二绕组5110和5112的强磁耦合，同时仍然为漏磁通提供通路，以获得显著的漏电感值。为了帮助认识到这些特征，考虑图57，其为与图54类似的竖直截面图，但是示出了近似的耦合磁通5138通路和漏磁通5140通路。耦合磁通5138链接第一和第二绕组匝5114和5116两者，并且因此耦合磁通5138流过单片式磁芯5108的第一部分5136并围绕第一和第二绕组匝外部流动。另一方面，漏磁通5140仅链接绕组匝5114和5116之一，并且因此漏磁通5140必须流过低磁导率磁性结构5132。形成单片式磁芯5108的第一部分5136的磁性材料具有比低磁导率磁性结构5132的磁导率更高的磁导率。因此，通过第一部分5136的磁通通路的磁阻将低于通过低磁导率磁性结构5132的磁通通路的磁阻，以使得流过第一和第二绕组匝5114和5116的磁通中的大部分为耦合磁通，其促进第一和第二绕组5110和5112的强磁耦合。如果不存在低磁导率磁性结构5132，并且反而采取单片式磁芯5108的相对较高磁导率的材料分隔第一和第二绕组匝5114和5116，那么漏磁通通路的磁阻将相对较低。结果，流过第一和第二绕组匝5114和5116的磁通中相对很少的磁通是耦合磁通，导致第一和第二绕组5110和5112的相对较弱的磁耦合。重要的是注意，尽管形成低磁导率磁性结构5132的磁性材料具有比形成单片式磁芯5108的第一部分5136的磁性材料低的磁导率，但是形成低磁导率磁性结构5132的材料必须是能够获得显著的漏电感值的磁性材料。如果低磁导率磁性结构5132替代地由非磁性材料形成，则难以或甚至不可能获得典型的切换式功率转换器应用中需要的显著的漏电感值。可以在耦合电感器阵列5100的设计和/或制造过程中通过调整低磁导率磁性结构5132的成分和/或通过调整低磁导率磁性结构5132在高度5106方向上的厚度来改变漏电感值。例如，可以通过增大低磁导率磁性结构5132的厚度或者通过增大低磁导率磁性结构5132的磁导率来增大漏电感值。在不背离本文的范围的情况下可以对耦合电感器阵列5100做出修改。例如，可以对第一和第二绕组5110和5112做出修改，使得它们的端部5120、5122、5126和5128终止于单片式磁芯5108的不同部分。例如，在一个替代实施例中，用朝相反方向缠绕的并且具有终止于相对的磁芯侧的端部的绕组(例如，与图22所示的绕组类似)来替换第一和第二绕组5110和5112。此外，尽管磁芯5108被示为同质的，但是单片式磁芯5108可以替代地是具有由不同成分构成的两个或更多部分的复合磁芯，只要单片式磁芯5108的体积中的大部分由具有分布式间隙的磁性材料形成即可。申请人还开发出了这样的耦合电感器阵列，其中，每个绕组形成多个绕组匝，并且给定绕组的每个绕组匝是围绕不同的绕组轴缠绕的，以促进绕组的强磁耦合以及耦合电感器阵列的低高度。例如，图58是每个绕组形成多个绕组匝的耦合电感器阵列5800的透视图。在图58中通过线图示出了耦合电感器阵列5800的磁芯，即，仅示出了磁芯的轮廓，以示出耦合电感器阵列的内部。图59是耦合电感器阵列5800的顶视平面图，图60是耦合电感器阵列5800的侧面立视图，图61是沿图59的线59a-59a取得的耦合电感器阵列5800的竖直截面图，图62是沿图59的线59b-59b取得的耦合电感器阵列5800的竖直截面图，图63是沿图60的线60a-60a取得的耦合电感器阵列5800的水平截面图，图64是沿图60的线60b-60b取得的耦合电感器阵列5800的水平截面图。图65是耦合电感器阵列5800的与该阵列的磁芯隔开的绕组的透视图。耦合电感器阵列5800具有长度5802、宽度5804和高度5806。耦合电感器阵列5800的一种可能的应用是在切换式功率转换器应用中，例如在与图12的降压转换器1200相似但是只有两个相1255的降压转换器中。耦合电感器阵列5800包括由具有分布式间隙的磁性材料形成的单片式磁芯5808。例如，在一些实施例中，单片式磁芯5808由粘合剂内的粉末状磁性材料的单块形成。作为另一示例，在一些其它实施例中，单片式磁芯5808由在高度5806方向上堆叠以形成单片式磁芯的多个磁膜层形成，其中，每个磁膜层由粘合剂内的粉末状磁性材料形成。单片式磁芯5808的分布式间隙使得单片式磁芯5808具有比典型铁氧体磁性材料的磁导率低得多的磁导率。在一些实施例中，单片式磁芯5808包括一个或多个非磁性材料层(未示出)，例如用于在耦合电感器阵列的制造过程中支撑耦合电感器阵列5800的特征以及用于提供耦合电感器阵列内的电介质绝缘的一个或多个衬底。耦合电感器阵列5800包括第一绕组5810和第二绕组5812。第一绕组5810形成嵌入到单片式磁芯5808中的多个第一绕组匝5814。每个第一绕组匝围绕在高度5806方向上延伸的相应绕组轴5816形成，并且每个绕组轴5816在宽度5804方向上与每个其它绕组轴5816偏移开(见图58、61、64、65)。结果，第一绕组匝5814在宽度5804方向上相互偏移开。第二绕组5812形成嵌入到单片式磁芯5808中的多个第二绕组匝5818。每个第二绕组匝5818围绕绕组轴5816中的相应的绕组轴形成，使得每个第二绕组匝5818与相应的第一绕组匝5814同轴(见图58、61、63、65)。结果，每个第二绕组匝5818和第一绕组匝5814中的相应的绕组匝共同包围单片式磁芯5808的相应的公共部分5819，如在高度5806方向上通过截面观察耦合电感器阵列5800时所见(见图58)。第一和第二绕组5810和5812在单片式磁芯5808内任选地通过例如绕组上的绝缘材料或者嵌入到单片式磁芯5808内的一个或多个电介质衬底而相互电隔离。第一和第二绕组5810、5812形成为使得第一绕组匝5814在第一方向上围绕绕组轴5816缠绕，并且第二绕组匝5818在与第一方向相反的第二方向上围绕绕组轴5816缠绕，如在高度5806方向上通过截面观察耦合电感器阵列5800时所见，以实现第一和第二绕组5810和5812的反磁耦合。这种反磁耦合的特征在于耦合电感器阵列5800(例如)通过从耦合电感器阵列的第一侧5820流入第一绕组5810的幅度越来越大的电流来感生出从第一侧5820流入第二绕组5812的幅度越来越大的电流(见图58)。多个第一绕组匝5814与相应的第二绕组匝5818同轴，这在单片式磁芯5808中为耦合磁通提供了多条通路，由此促进第一和第二绕组5810和5812的强磁耦合。此外，第一绕组匝5814在宽度5804方向上相互偏移开，并且第二绕组匝5818在宽度5804方向上相互偏移开的事实，促进耦合电感器阵列5800的低高度5806。耦合电感器阵列5800的一些实施例还包括低磁导率磁性结构(未示出)，其与上文讨论的耦合电感器阵列5100的低磁导率磁性结构类似，在高度5806方向上将第一绕组匝5814与第二绕组匝5818隔开，以进一步促进第一和第二绕组5810和5812的强磁耦合，同时为漏磁通提供通路。在不背离本文的范围的情况下可以对耦合电感器阵列5800做出修改。例如，可以将耦合电感器阵列5800修改为在长度方向乘宽度方向内具有与第一和第二绕组5810和5812偏移开的额外绕组。作为另一示例，可以将第一和第二绕组匝5814和5818修改为具有不同的形状，例如具有圆形形状而不是矩形形状。此外，在耦合电感器阵列5800的一些替代实施例中，第一绕组匝5814在长度5802方向或宽度5804方向中的一个或多个方向上与第二绕组匝5818偏移开，以借助于与第一和第二绕组5810和5812的较弱的磁耦合之间的权衡来为漏磁通提供额外的通路，并由此促进大的漏电感值。在这些替代实施例中，第二绕组匝5818不与第一绕组匝5814同轴。相反，第二绕组匝5818围绕在高度方向上延伸的相应绕组轴缠绕，并且第一绕组轴5814围绕在高度5806方向上延伸的不同的相应绕组轴缠绕。还可以修改耦合电感器阵列5800以使得第一绕组5810和第二绕组5812均包括并联电耦合的多个电导体，以促进绕组的低阻抗。例如，图66是耦合电感器阵列6600的透视图，耦合电感器阵列6600与图58的耦合电感器阵列5800类似，只是其中每个绕组包括并联电耦合的两个电导体。耦合电感器阵列6600具有长度6602、宽度6604和高度6606，并且耦合电感器阵列6600包括单片式磁芯6608、第一绕组6610和第二绕组6612。在图66中通过线图示出了单片式磁芯6608，即，仅示出了磁芯的轮廓。图67是与单片式磁芯6608隔开的第一和第二绕组6610、6612的透视图。第一绕组6610形成了嵌入到单片式磁芯6608中的多个第一绕组匝6614，并且每个第一绕组匝6614围绕在高度6606方向上延伸的相应绕组轴6616形成。第二绕组6612形成了嵌入到单片式磁芯6608中的多个第二绕组匝6618。每个第二绕组匝6618围绕绕组轴6616中的相应绕组轴形成，使得每个第二绕组匝6618与相应的第一绕组匝6614同轴。在图66中仅标记出第一绕组匝6614、轴6616和第二绕组匝6618的一些实例，以促进说明的清楚性。第一绕组6610包括并联电耦合的两个第一电导体6630，并且第二绕组6612包括并联电耦合的两个第二电导体6632。第二电导体6632在高度6606方向上堆叠在第一电导体6630上。在不背离本文的范围的情况下可以将第一绕组6610和第二绕组6612中的一者或多者修改为包括额外的电导体。可以对耦合电感器阵列6600进行修改，以使第一电导体6630与第二电导体6632在高度6606方向上交错，以进一步促进第一和第二绕组6610和6612的强磁耦合。例如，图68是具有长度6802、宽度6804和高度6806的耦合电感器阵列6800的透视图。耦合电感器阵列6800与图66的耦合电感器阵列6600类似，只是包括第一和第二绕组6810和6812来代替第一和第二绕组6610和6612。图69是与单片式磁芯6608隔开的第一和第二绕组6810和6812的透视图。第一绕组6810包括并联电耦合的两个第一电导体6830，并且第二绕组6812包括并联电耦合的两个第二电导体6832。第二电导体6832与第一电导体6830在高度6806方向上交错，以促进第一和第二绕组6810和6812的强磁耦合。在图68中通过线图示出了单片式磁芯6608，即，仅示出了磁芯的轮廓。可以对耦合电感器阵列5800、6600和6800中的每者进行修改，以使每个绕组仅形成单个绕组匝，以借助于与绕组的减小的磁耦合之间的权衡来使耦合电感器阵列尺寸和成本最小化。例如，图70是具有长度7002、宽度7004和高度7006的耦合电感器阵列7000的透视图。耦合电感器阵列7000与图66的耦合电感器阵列6600类似，只是其中每个绕组仅形成单个绕组匝。耦合电感器阵列7000包括单片式磁芯7008、第一绕组7010和第二绕组7012。在图70中通过线图示出了单片式磁芯7008，即，仅示出了磁芯的轮廓。图71是与单片式磁芯7008隔开的第一和第二绕组7010和7012的透视图，并且图72是沿图70的线70a-70a取得的耦合电感器阵列7000的竖直截面图。第一绕组7010形成了第一绕组匝7014，其嵌入到单片式磁芯7008中并且围绕在高度7006方向上延伸的绕组轴7016形成。第二绕组7012形成了嵌入到单片式磁芯7008中的第二绕组匝7018。第二绕组匝7018围绕绕组轴7016形成，以使第二绕组匝7018与第一绕组匝7014同轴。第一绕组7010包括并联电耦合的两个第一电导体7030，并且第二绕组7012包括并联电耦合的两个第二电导体7032。第二电导体7032在高度方向上堆叠在第一电导体7030上。在不背离本文的范围的情况下可以将第一绕组7010和第二绕组7012中的一者或多者修改为包括额外的电导体。图73示出了另一耦合电感器阵列，其中，每个绕组仅形成单匝。具体而言，图73是具有长度7302、宽度7304和高度7306的耦合电感器阵列7300的透视图。耦合电感器阵列7300与图68的耦合电感器阵列6800类似，只是其中每个绕组仅形成单个绕组匝。耦合电感器阵列7300包括单片式磁芯7308、第一绕组7310和第二绕组7312。在图73中通过线图示出了单片式磁芯7308，即，仅示出了磁芯的轮廓。图74是与单片式磁芯7308隔开的第一和第二绕组7310和7312的透视图，并且图75是沿图73的线73a-73a取得的耦合电感器阵列7300的竖直截面图。第一绕组7310形成第一绕组匝7314，其嵌入到单片式磁芯7308中并且围绕在高度7306方向上延伸的绕组轴7316形成。第二绕组7312形成了嵌入到单片式磁芯7308中的第二绕组匝7318。第二绕组匝7318围绕绕组轴7316形成，使得第二绕组匝7318与第一绕组匝7314同轴。第一绕组7310包括并联电耦合的两个第一电导体7330，并且第二绕组7312包括并联电耦合的两个第二电导体7332。第二导电体7332与第一导电体7330在高度7306方向上交错。在不背离本文的范围的情况下，可以将第一绕组7310和第二绕组7312中的一者或多者修改为包括额外的电导体。耦合电感器阵列5800、6600、6800、7000和7300中的每者中的单片式磁芯任选是由至少两种不同类型的磁性材料形成的复合磁芯，以实现耦合电感器阵列的期望的性质。例如，在图58的耦合电感器阵列5800的一些实施例中，第一和第二绕组5810和5812中的每者终止于单片式磁芯5808的公共外表面上，使得第一和第二绕组5810和5812具有不等的长度。这些不等的绕组长度使得第一和第二绕组5810和5812默认具有非对称的漏电感值。但是，如果期望的是对称漏电感值，那么可以将单片式磁芯5808实施为复合磁芯以补偿绕组长度上的差异。例如，单片式磁芯5808的包围较长绕组的漏通路的部分可以比单片式磁芯5808的包围较短绕组的部分具有更小的相对磁导率，以使两个绕组的相应漏电感通路具有相等的磁阻，由此使绕组具有对称的漏电感值。作为另一示例，形成单片式磁芯5808的磁性材料的相对磁导率可以沿单片式磁芯5808的尺寸发生变化，以实现第一和第二绕组5810和5812的磁耦合与绕组的漏电感值之间的期望权衡。例如，图76是与图62的截面图类似的截面图，但是示出被划分成若干区段7602-7628的单片式磁芯5808，其中，单片式磁芯5808的磁导率在各区段之间存在变化。下面是用于获得绕组的磁耦合与漏电感值之间的各种权衡的区段7602-7628的可能构造的几个示例。但是，应当认识到单片式磁芯5808的构造不限于这些示例。示例1——具有复合磁芯的耦合电感器阵列5800。区段7602-7628具有下面的表1中所示的相对磁导率。单片式磁芯5808在第一和第二绕组匝5814和5818内的部分由磁导率比单片式磁芯5808在第一和第二绕组匝之外的至少一些部分的磁导率大的磁性材料形成，如在高度5806方向上通过截面观察耦合电感器阵列5800时所见。该构造通过沿绕组轴5816提供低磁阻通路而促进了第一和第二绕组5810和5812的强磁耦合。但是，漏电感值相对较小。区段相对磁导率7602低7604高7606低7608低7610高7612低7614低7616低7618低7620高7622低7624低7626高7628低表1示例2——具有另一复合磁芯的耦合电感器阵列5800。区段7602-7628具有下面的表2中所示的相对磁导率。与示例1的构造相比，该构造借助于与第一和第二绕组5810和5812的减弱的磁耦合之间的权衡而通过降低漏电感通路的磁阻来促进更大的漏电感值。表2示例3——具有又一复合磁芯的耦合电感器阵列5800。区段7602-7628具有下面的表3中所示的相对磁导率。与示例2的构造相比，该构造借助于与第一和第二绕组5810和5812的磁耦合的进一步减弱之间的权衡而通过进一步降低漏电感通路的磁阻来促进更大的漏电感值。该构造还促进了第一和第二绕组5810和5812的均衡漏电感值，假设绕组终止于单片式磁芯5808的底部外表面上。表3示例4——具有复合磁芯的耦合电感器阵列7000。图77-83示出了单片式磁芯7008为复合磁芯的耦合电感器阵列7000(图70)的实施例。具体而言，图77是与图72的截面图类似的截面图，但是示出了被划分成竖直堆叠的层1-6的单片式磁芯7008。图78-83分别是层1-6的顶视平面图。如图78-83所示，层1-6被划分成区段7702-7768。下面的表4列举了在一个示例性实施例中的这些不同区段的相对磁导率。表4的配置有利地促进了第一和第二绕组7010和7012的强磁耦合，以及结构上非对称的绕组的均衡漏电感值。表4示例5——具有复合磁芯的耦合电感器阵列7300。图84-90示出了单片式磁芯7308为复合磁芯的耦合电感器阵列7300(图73)的实施例。具体而言，图84是与图75的截面图类似的截面图，但是示出了被划分成竖直堆叠的层1-6的单片式磁芯7308。图85-90分别是层1-6的顶视平面图。如图85-90所示，层1-6被划分成区段8402-8468。下面的表5列举了在一个示例性实施例中的这些不同区段的相对磁导率。表5的配置有利地促进了第一和第二绕组7310和7312的强磁耦合，以及结构上非对称的绕组的均衡漏电感值。表5特征的组合在不背离本文的范围的情况下可以通过各种方式对上文描述的特征以及下面主张保护的特征进行组合。以下示例例示了一些可能的组合：(a1)耦合电感器阵列可以包括磁芯和n个绕组，其中，n是大于1的整数。磁芯可以具有相对的第一侧和第二侧，第一侧和第二侧之间的直线间隔距离定义了磁芯的长度。所述n个绕组可以至少部分地在长度方向上穿过磁芯。n个绕组中的每者可以在磁芯中围绕相应的绕组轴形成环，并且每个绕组轴可以大致垂直于长度方向，并且每个绕组轴平行于每个其它绕组轴但是与它们偏移开。每个绕组可以具有至少分别朝磁芯的第一侧和第二侧延伸的相对的第一端部和第二端部。(a2)在被标示为(a1)的耦合电感器阵列中，每个环可以包围磁芯内的相应的第一区域，其中，磁芯内的每个第一区域在垂直于长度方向的宽度方向上至少部分地与每个其它第一区域不重叠。(a3)在被标示为(a2)的耦合电感器阵列中，每个第一区域可以在宽度方向上与每个其它第一区域完全不重叠。(a4)在被标示为(a2)或(a3)的耦合电感器阵列的任一者中，每个环可以大致为平面，并且每个第一区域可以小于在相应的第一区域的平面内在第一侧和第二侧之间的磁芯区域。(a5)在被标示为(a2)到(a4)的耦合电感器阵列中的任何耦合电感器阵列中，每个绕组轴在磁芯内可以在宽度方向上与每个其它绕组轴偏移开。(a6)在被标示为(a1)到(a5)的耦合电感器阵列中的任何耦合电感器阵列中，磁芯可以包括顶板和底板，并且每个环可以设置在顶板和底板之间。(a7)在被标示为(a6)的耦合电感器阵列中，磁芯还可以包括设置在顶板和底板之间的n个耦合齿，并且所述n个绕组中的每者可以围绕n个耦合齿中的相应的一个耦合齿缠绕。(a8)在被标示为(a6)或(a7)的耦合电感器阵列的任一者中，所述磁芯还可以包括设置在顶板和底板之间的至少一个漏齿，其中，所述至少一个漏齿设置在相应的环中的两个相邻环之间。(a9)在被标示为(a8)的耦合电感器阵列中，n个耦合齿的至少其中之一可以由与所述至少一个漏齿的至少一个实例不同的磁性材料形成。(a10)被标示为(a7)到(a9)的耦合电感器阵列中的任何耦合电感器阵列还可以包括设置在n个耦合齿的至少其中之一与顶板和底板之一之间的非磁性间隔体。(a11)在被标示为(a1)到(a5)的耦合电感器阵列中的任何耦合电感器阵列中，磁芯可以是单件磁芯，其中，所述环中的每者嵌入到所述单件磁芯内。(a12)在被标示为(a1)到(a11)的耦合电感器阵列中的任何耦合电感器阵列中，n个绕组可以被布置在磁芯内，以使得从磁芯的第一侧流入n个绕组中的第一绕组中的幅度越来越大的电流能够感生出从磁芯的第一侧流入n个绕组中的另一个绕组中的幅度越来越大的电流。(a13)在被标示为(a1)到(a12)的耦合电感器阵列中的任何耦合电感器阵列中，n可以是大于2的整数。(a14)在被标示为(a1)到(a13)的耦合电感器阵列中的任何耦合电感器阵列中，每个环可以大体上设置在磁芯中的公共平面内。(a15)在被标示为(a1)到(a14)的耦合电感器阵列中的任何耦合电感器阵列中，所述环中的每者可以是在长度方向上比在宽度方向上长。(a16)在被标示为(a1)到(a15)的耦合电感器阵列中的任何耦合电感器阵列中，所述环中的每者可以具有大体上为矩形的形状。(a17)在被标示为(a1)到(a14)的耦合电感器阵列中的任何耦合电感器阵列中，每个环可以具有大体上为圆形的形状。(a18)被标示为(a1)到(a17)的耦合电感器阵列中的任何耦合电感器阵列还可以包括公共导体，所述公共导体将n个绕组的第二端部中的至少两个第二端部电耦合。(a19)在被标示为(a18)的耦合电感器阵列中，所述公共导体可以形成被配置为用于至印刷电路板的表面安装附接的焊接舌片。(a20)在被标示为(a1)到(a19)的耦合电感器阵列中的任何耦合电感器阵列中，所述n个绕组的至少其中之一可以形成多匝。(a21)被标示为(a1)到(a20)的耦合电感器阵列中的任何耦合电感器阵列可以与半导体管芯共同封装到一起。(a22)被标示为(a1)到(a20)的耦合电感器阵列中的任何耦合电感器阵列可以设置在半导体管芯上。(a23)被标示为(a1)到(a20)的耦合电感器阵列中的任何耦合电感器阵列可以设置在半导体管芯上，并与该半导体管芯封装到共同的集成电路封装体中。(a24)被标示为(a1)到(a20)的耦合电感器阵列中的任何耦合电感器阵列可以与半导体管芯共同封装到一起并与该半导体管芯电耦合。(a25)被标示为(a1)到(a20)的耦合电感器阵列中的任何耦合电感器阵列可以设置在半导体管芯上并电耦合至该半导体管芯。(a26)被标示为(a1)到(a20)的耦合电感器阵列中的任何耦合电感器阵列可以设置在半导体管芯上并电耦合至该半导体管芯，并且与该半导体管芯封装到共同的集成电路封装体中。(b1)多相切换式功率转换器可以包括耦合电感器和n个切换电路，其中，n是大于1的整数。所述耦合电感器可以包括磁芯和n个绕组。磁芯可以具有相对的第一侧和第二侧，第一侧和第二侧之间的直线间隔距离定义了磁芯的长度。所述n个绕组可以至少部分地在长度方向上穿过磁芯，并且所述n个绕组中的每者可以在磁芯中围绕相应的绕组轴形成环。每个绕组轴可以大致垂直于长度方向，并且每个绕组轴可以平行于每个其它绕组轴但偏移开。每个绕组可以具有至少分别朝磁芯的第一侧和第二侧延伸的相对的第一和第二端部。每个切换电路可以适于能够使n个绕组中的相应的一个绕组的第一端部在至少两个不同的电压电平之间切换。(b2)被标示为(b1)的多相切换式功率转换器还可以包括控制器，该控制器适于控制所述n个切换电路以使所述n个切换电路中的每者能够相对于所述n个切换电路中的至少一个其它切换电路切换到不同相。(b3)在被标示为(b1)或(b2)的多相切换式功率转换器的任一者中，每个环可以包围磁芯内的相应的第一区域，其中，磁芯内的每个第一区域在垂直于长度方向的宽度方向上至少部分地与每个其它第一区域不重叠。(b4)在被标示为(b3)的多相切换式功率转换器中，每个第一区域可以在宽度方向上与每个其它第一区域完全不重叠。(b5)在被标示为(b3)或(b4)的多相切换式功率转换器的任一者中，每个环可以大致为平面，并且每个第一区域可以小于在相应的第一区域的平面中在第一侧和第二侧之间的磁芯区域。(b6)在被标示为(b1)到(b5)的多相切换式功率转换器中的任何多相切换式功率转换器中，每个绕组轴在磁芯内可以在宽度方向上与每个其它绕组轴偏移开。(b7)在被标示为(b1)到(b6)的多相切换式功率转换器中的任何多相切换式功率转换器中，磁芯可以包括顶板和底板，并且每个环可以设置在顶板和底板之间。(b8)在被标示为(b7)的多相切换式功率转换器中，磁芯还可以包括设置在顶板和底板之间的n个耦合齿，并且所述n个绕组中的每者可以围绕n个耦合齿中的相应的一个耦合齿缠绕。(b9)在被标示为(b7)或(b8)的多相切换式功率转换器的任一者中，磁芯还可以包括设置在顶板和底板之间的至少一个漏齿，其中，至少一个漏齿设置在相应的环中的两个相邻环之间。(b10)在被标示为(b9)的多相切换式功率转换器中，所述n个耦合齿的至少其中之一可以由不同于所述至少一个漏齿的至少一个实例的磁性材料形成。(b11)被标示为(b8)到(b10)的多相切换式功率转换器中的任何多相切换式功率转换器还可以包括设置在n个耦合齿的至少其中之一与顶板和底板之一之间的非磁性间隔体。(b12)在被标示为(b1)到(b6)的多相切换式功率转换器中的任何多相切换式功率转换器中，磁芯可以是单件磁芯，其中，所述环中的每者嵌入到所述单件磁芯内。(b13)在被标示为(b1)到(b12)的多相切换式功率转换器中的任何多相切换式功率转换器中，所述多相切换式功率转换器可以包括多相降压转换器、多相升压转换器和多相升降压转换器的至少其中之一。(b14)在被标示为(b1)到(b13)的多相切换式功率转换器中的任何多相切换式功率转换器中，n个绕组可以被布置在磁芯内，以使得从磁芯的第一侧流入n个绕组中的第一绕组中的幅度越来越大的电流能够感生出从磁芯的第一侧流入n个绕组中的另一个绕组中的幅度越来越大的电流。(b15)在被标示为(b1)到(b14)的多相切换式功率转换器中的任何多相切换式功率转换器中，n可以是大于2的整数。(b16)在被标示为(b1)到(b15)的多相切换式功率转换器中的任何多相切换式功率转换器中，每个环可以大体上布置在磁芯中的公共平面内。(b17)在被标示为(b1)到(b16)的多相切换式功率转换器中的任何多相切换式功率转换器中，所述环中的每者可以在长度方向上比在宽度方向上长。(b18)在被标示为(b1)到(b17)的多相切换式功率转换器中的任何多相切换式功率转换器中，所述环中的每者可以具有大体上为矩形的形状。(b19)在被标示为(b1)到(b16)的多相切换式功率转换器中的任何多相切换式功率转换器中，每个环可以具有大体上为圆形的形状。(b20)被标示为(b1)到(b19)的多相切换式功率转换器中的任何多相切换式功率转换器还可以包括公共导体，所述公共导体将n个绕组的第二端部中的至少两个端部电耦合。(b21)在被标示为(b20)的多相切换式功率转换器中，所述公共导体可以形成被配置为用于至印刷电路板的表面安装附接的焊接舌片。(b22)在被标示为(b1)到(b21)的多相切换式功率转换器中的任何多相切换式功率转换器中，所述n个绕组的至少其中之一可以形成多匝。(c1)一种具有长度、宽度和高度的耦合电感器阵列可以包括由具有分布式间隙的磁性材料形成的单片式磁芯以及嵌入到所述单片式磁芯中的多个绕组。每个绕组可以形成围绕相应的绕组轴的一匝或多匝的相应绕组环，其中，每个绕组轴在高度方向上延伸。单片式磁芯的被绕组环包围的区域可以大于该单片式磁芯在绕组环之外的区域，如在高度方向上通过截面观察耦合电感器阵列时所见。(c2)在被标示为(c1)的耦合电感器阵列中：绕组环可以在宽度方向上相互隔开，并且每个绕组环可以包围在长度方向上伸长的相应环区域。(c3)在被标示为(c2)的耦合电感器阵列中，每个环区域可以具有大体上为矩形的形状。(c4)在被标示为(c1)到(c3)的耦合电感器阵列中的任何耦合电感器阵列中：(1)每个绕组环可以在高度方向上具有厚度t，(2)相邻绕组环可以相互隔开宽度方向间隔距离d，并且(3)d可以小于t。(c5)在被标示为(c4)的耦合电感器阵列中，d可以大于0.1*t。(c6)被标示为(c1)到(c5)的耦合电感器阵列中的任何耦合电感器阵列还可以包括嵌入到单片式磁芯中的一个或多个非磁性结构，其中，所述一个或多个非磁性结构设置在绕组环之外，如在高度方向上通过截面观察耦合电感器阵列时所见。(c7)在被标示为(c6)的耦合电感器阵列中，所述一个或多个非磁性结构可以包括至少一个非磁性结构，其被设置为与每个绕组环相邻并与该绕组环处于共同的长度方向乘宽度方向平面内。(c8)在被标示为(c6)或(c7)的耦合电感器阵列中的任一者中，所述一个或多个非磁性结构可以具有低于具有分布式间隙的磁性材料的磁导率的磁导率。(c9)在被标示为(c6)到(c8)的耦合电感器阵列中的任何耦合电感器阵列中，所述一个或多个非磁性结构可以由导电材料形成，并且所述一个或多个非磁性结构可以与所述多个绕组电隔离。(c10)在被标示为(c9)的耦合电感器阵列中，所述一个或多个非磁性结构和所述多个绕组可以由共同的材料形成。(c11)在被标示为(c1)的耦合电感器阵列中，所述绕组环中的至少两个绕组环可以相互重叠，如在高度方向上通过截面观察耦合电感器阵列时所见。(c12)在被标示为(c11)的耦合电感器阵列中，所述绕组环中的两个绕组环可以包围单片式磁芯内的共同的长度方向乘宽度方向区域。(c13)在被标示为(c11)或(c12)的耦合电感器阵列中的任一者中，每个绕组环可以包围在长度方向上伸长的相应环区域。(c14)在被标示为(c13)的耦合电感器阵列中，每个环区域可以具有大体上为矩形的形状。(c15)在被标示为(c1)到(c14)的耦合电感器阵列中的任何耦合电感器阵列中，具有分布式间隙的磁性材料可以包括粘合剂内的粉末状磁性材料。(c16)在被标示为(c15)的耦合电感器阵列中，所述单片式磁芯可以是块体磁芯。(c17)在被标示为(c15)的耦合电感器阵列中，所述单片式磁芯可以包括在高度方向上堆叠的多个磁膜层。(d1)一种用于形成包括具有至少一个嵌入于其中的非磁性结构的磁芯的耦合电感器阵列的方法可以包括下述步骤：(1)在高度方向上将至少两个导体层设置在磁芯部分上，以使所述至少两个导体层至少部分地形成至少两个绕组环，如在高度方向上观察时所见，(2)将一个或多个非磁性结构设置在所述磁芯部分上并且在所述至少两个绕组环之外，如在高度方向上观察时所见，以及(3)将磁性材料设置在所述磁芯部分、所述至少两个导体层以及所述一个或多个非磁性结构上。(d2)在被标示为(d1)的方法中，所述非磁性结构可以具有低于设置在磁芯部分上的磁性材料的磁导率的磁导率。(d3)在被标示为(d1)或(d2)的方法的任一者中，所述一个或多个非磁性结构可以由导电材料形成，并且所述一个或多个非磁性结构可以与所述至少两个绕组环电隔离。(d4)在被标示为(d3)的方法中，所述一个或多个非磁性结构和所述至少两个导体层可以由共同的材料形成。(e1)一种具有长度、宽度和高度的耦合电感器阵列可以包括由具有分布式间隙的一种或多种磁性材料形成的单片式磁芯、第一和第二绕组以及低磁导率磁性结构。第一和第二绕组可以围绕在高度方向上延伸的公共绕组轴形成相应的第一和第二绕组匝，并且第一和第二绕组匝中的每者可以嵌入到所述单片式磁芯中。所述低磁导率磁性结构可以嵌入到所述单片式磁芯中，并围绕公共绕组轴形成环。所述低磁导率磁性结构可以在高度方向上将第一和第二绕组匝隔开，并且所述低磁导率磁性结构可以由磁导率比形成所述单片式磁芯的所述一种或多种磁性材料的磁导率更低的磁性材料形成。(e2)在被标示为(e1)的耦合电感器阵列中，第一和第二绕组匝以及低磁导率磁性结构可以共同包围单片式磁芯的第一部分，如在高度方向上通过截面观察耦合电感器阵列时所见。(e3)在被标示为(e2)的耦合电感器阵列中，单片式磁芯的第一部分可以由磁导率比形成低磁导率磁性结构的磁性材料高的磁性材料形成。(e4)在被标示为(e2)或(e3)的耦合电感器阵列中的任一者中，单片式磁芯的第一部分可以具有大体上为矩形的形状，如在高度方向上通过截面观察耦合电感器阵列时所见。(e5)在被标示为(e1)到(e4)的耦合电感器阵列中的任何耦合电感器阵列中，第一和第二绕组中的每者可以在单片式磁芯内相互电隔离。(e6)在被标示为(e1)到(e5)的耦合电感器阵列中的任何耦合电感器阵列中，形成单片式磁芯的一种或多种磁性材料可以包括粘合剂内的粉末状磁性材料。(e7)在被标示为(e1)到(e6)的耦合电感器阵列中的任何耦合电感器阵列中，所述单片式磁芯可以是块体磁芯。(e8)在被标示为(e1)到(e6)的耦合电感器阵列中的任何耦合电感器阵列中，所述单片式磁芯可以包括在高度方向上堆叠的多个磁膜层。(f1)一种具有长度、宽度和高度的耦合电感器阵列可以包括由具有分布式间隙的一种或多种磁性材料形成的单片式磁芯、第一绕组和第二绕组。第一绕组可以嵌入到单片式磁芯中，并且第一绕组可以围绕在高度方向上延伸的相应绕组轴形成一个或多个第一绕组匝。每个绕组轴可以在宽度方向上与每个其它绕组轴偏移开。第二绕组可以嵌入到单片式磁芯中，并且第二绕组可以针对一个或多个第一绕组匝中的每者形成相应的第二绕组匝。每个第二绕组匝及其相应的第一绕组匝可以共同包围单片式磁芯的相应的公共部分，如在高度方向上通过截面观察耦合电感器阵列时所见。(f2)在被标示为(f1)的耦合电感器阵列中，每个第二绕组匝可以围绕绕组轴中的相应的一个绕组轴形成，以使每个第二绕组匝与多个第一绕组匝中的相应的一个绕组匝同轴。(f3)在被标示为(f1)或(f2)的耦合电感器阵列中的任一者中，第一绕组可以包括并联电耦合的多个第一电导体，第二绕组可以包括并联电耦合的多个第二电导体，并且所述多个第二电导体可以在高度方向上堆叠在所述多个第一电导体上。(f4)在被标示为(f1)或(f2)的耦合电感器阵列中的任一者中，第一绕组可以包括并联电耦合的多个第一电导体，第二绕组可以包括并联电耦合的多个第二电导体，并且所述多个第二电导体可以在高度方向上与所述多个第一电导体交错。(f5)在被标示为(f1)到(f4)的耦合电感器阵列中的任何耦合电感器阵列中，每个第一绕组匝可以在第一方向上缠绕，并且每个第二绕组匝可以在与第一方向相反的第二方向上缠绕，如在高度方向上通过截面观察耦合电感器阵列时所见。(f6)在被标示为(f1)到(f5)的耦合电感器阵列中的任何耦合电感器阵列中，单片式磁芯可以由至少两种不同的磁性材料形成。(f7)在被标示为(f5)的耦合电感器阵列中，单片式磁芯的在绕组匝内的部分可以由具有比该磁芯在第一和第二绕组匝之外的至少一些部分高的磁导率的磁性材料形成，如在高度方向上通过截面观察耦合电感器阵列时所见。(f8)在被标示为(f1)到(f7)的耦合电感器阵列中的任何耦合电感器阵列中，第一和第二绕组中的每者可以在单片式磁芯内相互电隔离。(f9)在被标示为(f1)到(f8)的耦合电感器阵列中的任何耦合电感器阵列中，形成单片式磁芯的一种或多种磁性材料可以包括粘合剂内的粉末状磁性材料。(f10)在被标示为(f9)的耦合电感器阵列中，所述单片式磁芯可以是块体磁芯。(f11)在被标示为(f9)的耦合电感器阵列中，所述单片式磁芯可以包括在高度方向上堆叠的多个磁膜层。可以在上文的方法和系统中做出改变而不背离本文的范围。例如，可以改变每个阵列中绕组的数量。因此，应当将上文的描述中包含的以及附图所示的内容解释为说明性的，而不应从限定意义上进行解释。下面的权利要求旨在涵盖文中描述的一般特征和具体特征以及所呈现的方法和系统的范围的所有陈述(作为语言问题可以说其落在所述范围内)。当前第1页12