积层式功率电感的制作方法

本实用新型涉及一种积层式电感器，尤指一种能缩小印刷电路板或集成电路(Integrated Circuit，IC)芯片面积的积层式功率电感。

背景技术：

常见的积层式电感为使用高磁性材料和积层技术，不使用任何线圈缠绕而成型的电感器，该高磁性材料如氧化铁粉(Ferrite)，以层迭式的印刷并主要以烧结方式，再用银浆延伸出电极，形成密闭式的磁性回路的完整的单石结构，并适用搭配自动化的表面黏着技术(Surface-Mount Technology，SMT)将积层式的电感器安装于印刷电路板上。故中国台湾专利公告第I503851号公开了一种“积层线圈零件”，如该案中的图1至图3所示，其中利用层迭的方式形成电感器的单石结构，又中国台湾专利公告第I430300号公开的“积层型线圈装置”的图1及图2、公告第M426119号公开的“积层式电感”的图2至图4，均为立体矩形的单石结构。

前述技术方案中，将积层式电感器利用表面黏着技术安装于印刷电路板上时，其印刷电路板上必定有相关的集成电路(IC)、晶体管、电阻或电容等电子零件，当积层式电感器为立体矩形的单石结构时，安装于印刷电路板上或整合封装于集成电路芯片内时，都会使得印刷电路板或集成电路芯片必须设计成较大的规格尺寸，方可容纳该积层式的电感器，在多种封装技术中，以系统封装(System in Package，SiP)为例，相对会导致各式电子产品不易缩小化，例如智能手机芯片的缩小化。因此，如何解决上述问题，即为本案申请人所欲解决的技术困难点。

技术实现要素：

有鉴于以上问题，因此本实用新型的目的在于提供一种能缩小印刷电路板或集成电路(Integrated Circuit，IC)芯片面积的积层式功率电感。

为了达到以上目的，本实用新型提供了一种积层式功率电感，其包含：一第一积层体，延伸成形一第一延伸部和一第二延伸部；一线圈本体，成形于该第一积层体内，该线圈本体延伸成形一第一贯通导体和一第二贯通导体，该第一贯通导体延伸设于该第一延伸部的表面，该第二贯通导体延伸设于该第二延伸部的表面；一第一端电极，延伸成形于该第一延伸部上，该第一端电极电性连接该第一贯通导体；一第二端电极，延伸成形于该第二延伸部上，该第二端电极电性连接该第二贯通导体，其中该线圈本体设有多个弯折部，且该第一延伸部和该第二延伸部之间具有一中空部。

因此本实用新型通过该第一积层体延伸设有的该第一延伸部和该第二延伸部之间所形成的该中空部，使得本实用新型提供的积层式功率电感以表面黏着技术(Surface mount technology，SMT)装设于印刷电路板上时，可缩小印刷电路板的使用面积，且当本实用新型提供的积层式功率电感封装于集成电路芯片内部时，亦具有相同的功效。

附图说明

图1为本实用新型较佳实施例的积层式功率电感的立体组合透视示意图；

图2为本实用新型较佳实施例的图1的立体分解示意图；

图3为本实用新型较佳实施例的图1的前视示意图；

图4为本实用新型较佳实施例的积层式功率电感装设于印刷电路板上的示意图；

图5为本实用新型较佳实施例的图4装设完成后的示意图。

附图标记说明：1-第一积层体；11-第一延伸部；12-第二延伸部；2-线圈本体；21-第一贯通导体；22-第二贯通导体；23-弯折部；3-第一端电极；4-第二端电极；100-中空部；200-印刷电路板；200A-第一电接点；200B-第二电接点；300-电子零件。

具体实施方式

为了使审查员能清楚了解本实用新型的内容，以下列实施例搭配图式及符号加以说明，敬请参阅。

如图1至图3所示，本实用新型提供的积层式功率电感包含：一第一积层体1、一线圈本体2、一第一端电极3和一第二端电极4。

该第一积层体1延伸成形一第一延伸部11和一第二延伸部12。于本实施例中，该第一积层体1为方形体，且该线圈本体2成形于该第一积层体1内，该线圈本体2延伸成形一第一贯通导体21和一第二贯通导体22，该第一贯通导体21延伸设于该第一延伸部11的表面，该第二贯通导体22延伸设于该第二延伸部12的表面。该第一端电极3延伸成形于该第一延伸部11上，该第一端电极3电性连接该第一贯通导体21，且该第二端电极4延伸成形于该第二延伸部12上，该第二端电极4电性连接该第二贯通导体22。于本实施例中，该线圈本体2设有多个弯折部23。

前述该第一积层体1其内部制法，先将印刷堆栈完成的多层结构于烧结前予以加工，例如以计算机数值控制(Computer Numerical Control，CNC)工具机切割加工或三维(3dimensions)打印技术的生成，使得该第一延伸部11和该第二延伸部12之间具有一中空部100。其切割或生成成形后，将电感烧结定型，但不以此为限制。该第一积层体1其内部制法非本案技术特征，在此不予赘述。

如图4和图5所示，其中本实用新型提供的电感中的该第一积层体1可以利用表面黏着技术将该第一端电极3和该第二端电极4予以装设于一印刷电路板200上，该印刷电路板200上具有多个第一电接点200A，且该第一端电极3和该第二端电极4亦有对应的一对第二电接点200B。因此，一电子零件300如为集成电路芯片可先装设电性连接于该等第一电接点200A上，再将该第一基层体1的该第一端电极3和该第二端电极4予以装设电性连接于该对第二电接点200B上。于本实施例中，该中空部100予以容置该电子零件300，该第一积层体1所形成的电感器于该印刷电路板200上所占用的空间将缩小，该印刷电路板200于设计制造时亦可相对的缩小面积，且本实用新型提供的电感器封装于集成电路芯片内部时，亦产生同样缩小面积的效果，达到电子产品内部的印刷电路板或集成电路芯片缩小化的目的，实为本实用新型的特点。

如图3所示，因此本实用新型通过该第一积层体1延伸设有的该第一延伸部11和该第二延伸部12之间所形成的该中空部100，使得本实用新型提供的积层式功率电感以表面黏着技术装设于印刷电路板上时，可缩小印刷电路板的使用面积，且当本实用新型提供的积层式功率电感封装于集成电路芯片内部时，亦具有相同的功效产生。

以上所论述仅为本实用新型较佳实施例而已，并非用以限定本实用新型实施的范围；故在不脱离本实用新型的精神与范畴内所作的等效形状、构造或组合的变换，皆应涵盖于本实用新型的保护范围内。