1.自校正继电器防粘连电路，其特征在于，包括处理器模块和分别与所述处理器模块相连接的电压过零信号采集电路、电压过零反馈信号采集电路、继电器驱动电路，所述电压过零信号采集电路包括光耦U1、电阻R1和电阻R2，所述继电器驱动电路包括电阻R11、电阻R14、电阻R66、二极管D11、三极管Q2和继电器U12；所述电压过零反馈信号采集电路包括电阻R19、电阻R23、电阻R24、二极管D10和光耦U11。
2.根据权利要求1所述的自校正继电器防粘连电路，其特征在于，所述电阻R1的一端连接火线L，另一端连接所述光耦U1的脚1，所述光耦U1的脚2连接零线N，所述光耦U1的脚3接地，所述光耦U1的脚4连接所述电阻R2和过零输出电压V1，所述电阻R2的另一端连接电源VCC，所述过零输出电压V1与所述处理器模块相连接。
3.根据权利要求1所述的自校正继电器防粘连电路，其特征在于，所述U11为单向光耦，R23为光耦输出端上拉电阻。