本申请要求于2015年12月16日提交的序列号为62/268,408的美国临时申请的权益，其通过此引用以其整体并入。
技术领域
本发明大体上涉及模拟电路的领域，且更具体地涉及新的且有用的时延滤波器。
背景
时延元件用于各种模拟电路中，以使模拟信号经历时间延迟。特别地，时延元件对于RF收发器特别重要，在RF收发器中，它们可用于放大器预失真、前馈线性化和主动干扰消除技术。当然，可以发现这样的时延元件用于涉及模拟信号传输、处理和/或合成的各种应用中。
不幸的是，传统的延迟元件(例如，陶瓷滤波器、SAW滤波器、同轴电缆、基于波导腔谐振器的滤波器)由于以下问题中的一个或更多个：尺寸过大、成本过高、过于复杂、制造性差、缺乏可调节性、高损耗、高振幅纹波或高相位纹波，可能限制模拟电路的性能；特别是，RF收发器的性能。
因此，在模拟电路的领域中存在创建新的且有用的时延滤波器的需要。本发明提供了这种新的且有用的滤波器。
附图简述
图1A和图1B是优选实施例的延迟滤波器的示意性表示；
图2A是优选实施例的延迟滤波器的谐振器的横截面示例表示；
图2B是优选实施例的延迟滤波器的谐振器的横截面示例表示；
图3是优选实施例的延迟滤波器的谐振器的自顶向下示例表示；
图4A是优选实施例的延迟滤波器的谐振器的横截面示例表示；
图4B是优选实施例的延迟滤波器的谐振器的电路表示；
图5A是优选实施例的延迟滤波器的谐振器的横截面示例表示；
图5B是优选实施例的延迟滤波器的谐振器的电路表示；
图6A是优选实施例的延迟滤波器的可调谐振器的电路表示；
图6B是优选实施例的延迟滤波器的可调谐振器的电路表示；
图7A是优选实施例的延迟滤波器的自顶向下示例表示；
图7B是优选实施例的延迟滤波器的电路表示；
图8A是优选实施例的延迟滤波器的自顶向下示例表示；
图8B是优选实施例的延迟滤波器的电路表示；
图9是优选实施例的延迟滤波器的输入和输出匹配元件的电路表示；
图10A是优选实施例的变型的延迟滤波器的侧视图表示；
图10B是优选实施例的变型的延迟滤波器的侧视图表示；以及
图11A-C是优选实施例的延迟滤波器的LC谐振器布置的电路表示。
优选实施例的描述
本发明的优选实施例的以下描述并非旨在将本发明限制于这些优选实施例，而是旨在使本领域的任何技术人员能够制造并且使用本发明。
本文描述的系统可以通过实现高精度时延滤波来提高全双工收发器(和其他可适用系统)的性能，而没有在电路复杂度和/或成本方面过度增加。其他可适用的系统包括主动感测系统(例如，雷达)、有线通信系统、无线通信系统、信道仿真器、反射计、PIM分析仪和/或任何其他合适的系统(包括其中发射频带和接收频带在频率上相近但不重叠的通信系统)。
1.时延滤波器系统
如图1所示，时延滤波器100包括一个或更多个LC谐振器110。时延滤波器100可以另外地包括滤波器内(intra-filter)耦合元件120和/或输入匹配元件130。时延滤波器100可以另外地或可替代地包括任意数量的LC谐振器110(例如，一组LC谐振器110可以仅包含单个LC谐振器)。时延滤波器100可以另外地或可替代地包括耦合到LC谐振器110的任何合适的部件，这些部件帮助或以其他方式有助于时间延迟的产生，诸如无源或有源部件(例如，电容器、晶体管、开关等)、集成部件(例如，导电层和/或迹线)或任何其他合适的部件。
时延滤波器100优选地用于为感兴趣的特定频带内的模拟信号产生基本上频率不变的群延迟；通常是在射频(RF)范围内的频带，但是可替代地是在任何合适的频率范围内的任何合适的频带。模拟信号的群延迟将使信号的每个频率分量的振幅包络延迟；频率不变的群延迟将对信号的每个频率分量的振幅包络应用相等的时间延迟。
时延滤波器100可以另外地或可替代地用于通过实现信号的高精度、可调节和/或可重配置的群延迟来提高信号收发器(或其他可适用系统，例如相控天线阵列)的性能，而没有在电路复杂度和/或成本方面过度增加。
时延滤波器100优选地具有相对低且频率不变(在感兴趣的频带中)的插入损耗(例如，1dB、3dB或5dB的插入损耗和/或衰减)。换句话说，时延滤波器100的频率响应的幅度在感兴趣的频率范围内(例如，在射频范围内)基本上是平坦的，并且具有相对于信号幅度小(例如，小10倍、100倍或1000倍)的幅度纹波。可替代地，时延滤波器100可以具有任何合适的插入损耗，其以任何合适的方式随频率变化。
时延滤波器100优选地由集成到层压板(例如印刷电路板)的衬底、微芯片的衬底(例如硅衬底)或任何其他合适的电路衬底中的集总和/或分布式电感器和电容器构成。时延滤波器100的集成可以显著降低时延滤波器100的成本和尺寸。
时延滤波器的部分可以另外地或可替代地作为分立部件被添加到衬底。例如，时延滤波器100的LC谐振器110可以集成到衬底中，并且输入匹配元件130和/或滤波器内耦合元件120可以作为分立部件(例如通过引线接合、表面安装等)耦合到衬底和/或LC谐振器。
时延滤波器100优选地使用模拟电路来实现，但是另外地或可替代地，可以通过数字电路或模拟和数字电路的任意组合来实现。模拟电路优选地使用如上所述的电路衬底和金属化的/导电的层的组合来实现，但是可以另外地或可替代地使用模拟集成电路(IC)和/或分立部件(例如电容器、电感器、电阻器、晶体管)、导线、传输线路、变压器、耦合器、混合电路、波导、数字部件、混合信号部件或任何其他合适的部件来实现。数字电路优选地使用通用处理器、数字信号处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)和/或任何适当的处理器或电路来实现。时延滤波器100优选地在结构上预先配置以提供给定的时间延迟或一组时间延迟，但是可以另外地或可替代地包括用于存储配置数据的存储器，或者可以使用外部存储的配置数据或以任何合适的方式来配置。
时延滤波器100可以包括多个耦合点113(即，其他电路可以耦合到时延滤波器100的点)，以实现时延滤波器的可变阻抗和时延滤波器的可变延迟中的任一个或两者(如在后续部分中讨论的)。
时延滤波器100还可以通过使用LC谐振器110或匹配元件130中的可调谐元件来改变时延滤波器100的阻抗或延迟；即，与通过在不同耦合点处耦合来修改阻抗相反，可以使用可变电容器和/或电感器来修改阻抗。
延迟器100的每个LC谐振器110用于将时间延迟提供给时延滤波器100的输入信号。如图1所示，LC谐振器110优选地并联耦合；可替代地，LC谐振器110可以以任何方式耦合。LC谐振器110优选地包括一个或更多个耦合点113，如图11所示，在该耦合点113处，时延滤波器的其他部件(例如，另外的谐振器110、匹配元件130、耦合元件等)被耦合(例如电连接)到谐振器。耦合可以是电阻性的(例如通过导线、金属化层或任何其他合适的导电材料)、电容性的(例如通过分立电容器、互电容等)、电感性的(例如，通过分立电感器、互感等)、电磁性的(例如辐射耦合)或任何其他合适的方式。另外地或可替代地，LC谐振器可以以任何合适的方式耦合。
LC谐振器110优选地被优化以减少时延滤波器构造中所需的部件数量(以及因此减少使用时延滤波器的任何可适用系统的复杂度/成本)，并且提供低插入损耗。
每个LC谐振器110优选地具有基本相同的频率响应并产生基本相似的时间延迟。因此，时延滤波器的延迟优选地近似等于LC谐振器110的数量乘以LC谐振器110的平均时间延迟。在这样的实施方式中，由通过时延滤波器的信号所经历的总延迟可以是通过选择切换到信号路径中的LC谐振器110的数量可调节的。可替代地，时延滤波器可以具有多个具有不同频率响应的LC谐振器，这些LC谐振器可以产生不同的时间延迟，并且在这种情况下，时延滤波器的延迟优选地近似等于信号路径中每个LC谐振器110的时间延迟之和。可替代地，每个LC谐振器110可以具有任何阻抗和/或任何时间延迟，并且时延滤波器100可以具有以任何合适的方式可调节的任何输入/输出阻抗和总时间延迟。
每个LC谐振器110优选地包括并联放置的实质上电容性的元件111(即，在感兴趣的频带中电抗为负的元件)和实质上电感性的元件112(即，在感兴趣的频带中电抗为正的元件)。可替代地，每个LC谐振器110可以包括任何电路元件，使得谐振器110的阻抗近似地由下式表征：
其中k是常数(在纯LC电路中，)，以及ω0是谐振器的谐振频率(在纯LC电路中，)。可替代地，LC谐振器可以包括联网在一起以提供以任何合适的方式根据频率变化的任何合适的总阻抗的电路元件。
LC谐振器110优选地由金属化层条(例如，条形电感器、微带等)、通孔(例如，贯穿通孔、部分通孔、掩埋通孔、金属化槽等)以及衬底本身的组合而在层压板衬底或芯片衬底中被构造。另外，LC谐振器110可以包括高k介电层。可替代地，LC谐振器110可以使用任何合适的材料来构造。
如图2A、图2B和图3所示，LC谐振器110优选地由层压板衬底或半导体/绝缘体芯片衬底上的平行板电容器和条形电感器的组合构成。这种平行板电容器优选地包括通过介电材料与第二导电平面区域分离的第一导电平面区域，并且第一导电平面区域和第二导电平面区域优选地基本平行(例如，如制造公差可允许的一致地平行)；然而，平行板电容器可以另外地或可替代地包括以任何合适的方式配置的任何合适的子部件。可替代地，LC谐振器110可以由任何其他合适的电容性/电感性元件(例如，螺旋电感器或叉指式电容器)构成。例如，LC谐振器110可以包括编织电感元件(即，包括若干并联的、由绝缘体隔开的、“编织的”或以其他方式彼此靠近定位的电感子元件的电感元件)。这种编织电感元件优选地由包括交替隔离的且导电的材料的区域的衬底的层形成，当堆叠在一起以形成衬底时，这些层被配置成三维编织结构。可替代地，编织电感元件可以由任何合适的材料以任何合适的方式形成。
优选实施例的一个示例实施方式在图2A(横截面图)中示出。在该实施方式中，LC谐振器110被构造在具有多个隔离层(1、3-7、9)和导电层(2、8)的层压板衬底上。LC谐振器110由平行板电容器11和条形电感器12形成，平行板电容器11的第一板通过导电通孔10耦合到接地平面14，条形电感器12通过导电通孔10耦合到电容器11的第二板并通过另一导电通孔10耦合到接地平面14。接地平面可以在衬底的一侧上的全部或大部分表面上延伸，从而在比条形电感器更大的区上延伸；可替代地，接地平面可以是衬底的相对侧上的第二条形电感器，其具有基本相同的尺寸和范围，或者可以可替代地在任何其他合适的区上延伸。谐振器110可以在耦合点13处被耦合。如果是构造在层压板衬底上，则LC谐振器110可以包括由任何材料制成的任何数量的层。例如，在该示例实施方式中，谐振器110可以包括环氧树脂预浸料层4和6；FR-4芯层3、7；铜导电层2、8；和氧化铪高k介电层5，具有铜通孔10。层、通孔和元件可以具有任何形状、尺寸、厚度等。注意，特别地，分隔电容器的板的介电材料(在这种情况下为层5)可以是标准隔离层(例如芯层)，但是可替代地可以是不同的介电材料(例如，具有较高k的介电材料或者其他适合用作电容器11的绝缘体的介电材料)。
优选实施例的第二示例实施方式如图2B(横截面图)和图3(自顶向下视图)所示。在该实施方式中，LC谐振器110被构造在半导体芯片衬底15上。LC谐振器110由平行板电容器18和条形电感器20形成，这两者都通过贯穿衬底的通孔16耦合到接地触点21。谐振器110可以在耦合点19处被耦合。如果是构造在半导体或绝缘体芯片衬底上，谐振器110可以包括以任何方式制造的任何材料。例如，在该示例实施方式中，谐振器110可以包括二氧化硅衬底15、二氧化硅或氮化硅电容器电介质垫17，具有使用电镀铜或铝制造的金属垫/迹线/通孔(16、18-21；注：种子层未图示)。类似于第一示例实施方式，电容器电介质可以是与衬底类似的材料，或者可以是不同的材料(出于制造原因、介电常数等)。
在与第二示例实施方式相关的优选实施例的第三示例实施方式中，LC谐振器被构造在半导体芯片衬底上，并且LC谐振器110由埋入式平行板电容器和条形电感器形成。条形电感器可以被隔离层和/或屏蔽层覆盖，这可以防止条形电感器和相邻封装元件(例如条形电感器、迹线等)之间的电磁耦合。另外地或可替代地，谐振器可以物理地远离其他封装元件以避免相互电磁耦合(在不期望相互电磁耦合的这种示例实施方式和变型中)。
LC谐振器110可以包括多个抽头点，以使得能够修改LC谐振器110的阻抗(如通过耦合或匹配电路所看到的)。抽头点也可以称为耦合点，并且可以执行相同的功能；可替代地，它们可以执行不同的功能。另外地或可替代地，谐振器的抽头可以用于修改阻抗、时间延迟、谐振频率等。
例如，如图4A所示，LC谐振器110的电感器可以包括多个抽头点22-28。该示例的等效电路如图4B所示。电感器或电感元件的抽头点可以包括衬底的导电层，该导电层沿着电感器穿过衬底的一部分延伸到一点(例如，沿着包括谐振器的一部分的通孔延伸到一点)。在此示例中，总电感器的电感(如通过耦合元件所见或通过穿过谐振器的信号所感受的)根据沿着导电路径的在其处采样信号的点或类似地在其处抽头物理地和电耦合到导电路径的点而变化。电感以及因此频率响应和/或时间延迟可以通过在各个抽头点对信号进行采样(或耦合到谐振器)来改变。
作为另一示例，如图5A所示，LC谐振器110的电容器可以包括多个抽头点29-31。该示例的等效电路如图5B所示。在示例实施方式中，电容器包括两个导电平面区域，其被细分为电隔离的子区域，如图5A所示。这些子区域中的每一个都耦合到抽头点，并且以这种方式将电容元件划分成多个电容子元件能够使得如通过耦合元件或通过穿过LC谐振器的信号所看到的LC谐振器的电容发生变化(通过元件耦合到多抽头LC谐振器的抽头点的变化)。可变电容的选择优选地以与如上所述的多抽头电感器类似的方式执行，但是可以另外地或可替代地以任何合适的方式执行。
多个抽头点允许改变谐振器的阻抗和/或从单端输入信号产生差分信号(例如，当使用图5B中C2周围的两个抽头点时)。LC谐振器110可以包括电容元件和电感元件两者上的多个抽头点。
如果LC谐振器110的部件包括多个抽头点，则它们可以以任何方式被耦合。例如，开关(例如晶体管)可以耦合在谐振器110的输入端和多个抽头点之间，使得能够选择抽头点。作为另一个示例，开关可以耦合在抽头点之间，允许这些抽头点被短路(例如，抽头点30和31之间的开关能够实现C2的选择性短路)。
如果LC谐振器110的部件包括多个抽头点和耦合点，在该耦合点处该部件耦合到其他LC谐振器(例如，电阻耦合、电容耦合、电感耦合、电磁耦合)，则它们可以以任何合适的方式选择性地耦合。例如，一组开关(例如晶体管、多输入/单输出多路复用器等)可以耦合在抽头点(抽头)和耦合点之间，使得能够如通过耦合到耦合点的部件(例如谐振器110、匹配元件130)所看到的选择和/或调节谐振器的阻抗。
除了具有抽头点之外，LC谐振器110可以集成或耦合到可调谐电路元件(例如，电容器、电感器、晶体管、电阻器)，以改变它们的调谐特性。可调谐LC谐振器110的一些示例如图6A和图6B所示。如图6A所示，LC谐振器110可以包括与LC谐振器110并联的一个或更多个变容二极管(varactor)，从而实现谐振器的可调谐电容。如图6B所示，LC谐振器110可以包括单个或多个电容器-晶体管串联组合，这允许通过被接通或断开的晶体管的不同排列来调谐LC谐振器110的电容。在另一个实施例中，电容器-晶体管串联组合中的电容器可以用变容二极管代替，以减少所需的开关数量或增加调谐的分辨率。
LC谐振器(以及因此延迟滤波器)的调谐也可以在制造过程结束时通过添加(例如通过3D金属印刷)或从电路中的任何电容器的迹线、电感器或板移除(例如铣削)材料而永久地完成。可替代地，电容器和/或电感器可以通过使实现为衬底中迹线的小熔丝熔断来调谐。
如前所述，延迟滤波器100的LC谐振器110优选地并联耦合以形成延迟滤波器100(或延迟滤波器100的一部分)。虽然LC谐振器110可以以任何方式(例如电阻式)耦合，但是LC谐振器110优选地电容性地(使用电容性滤波器内耦合元件120)和/或电感性地(通过定位LC谐振器110的电感器以实现电感器之间的磁耦合)或以3种耦合方法的任何组合(例如，50％电容和50％电感)彼此耦合。
滤波器内元件120用于耦合延迟滤波器100的LC谐振器110。类似于LC谐振器110的部件，滤波器内元件优选为无源电容性、电阻性和/或电感性元件，但是滤波器内元件可以是能够耦合LC谐振器110的任何有源或无源部件。滤波器内元件120优选地由金属化层条、通孔和衬底的组合构成，但是可以另外地或可替代地以任何方式构成。例如，电容性滤波器内元件120可以是表面安装到包含LC谐振器110的衬底的封装电容器。作为另一示例，电容性滤波器内元件120可以以与LC谐振器110的电容器基本类似的方式构造。
如图7A中的自顶向下视图所示，示例延迟滤波器110包括电容耦合和电感耦合的LC谐振器110。等效电路模型如图7B所示。在此示例中，耦合电容器安装到衬底的表面，而与每个LC谐振器相关联的埋入式电容器嵌入在衬底内。可替代地，耦合电容器可以类似地嵌入，或者可以以其他方式适当地配置。在此示例中，谐振器子集的微带电感器包括两个不同的导电区域，它们延伸跨过衬底的表面，并且在表面上被横向分离。在这个示例中，谐振器之间的电感耦合(例如通过互感)是通过一个谐振器的电感器的横向分离的部分之一与另一个谐振器的电感器的部分之一耦合来实现的。该示例的双边配置提供了与位于邻近谐振器的任一横向位置处的谐振器的电感耦合。
如图8A中的自顶向下视图所示，第二示例延迟滤波器110还包括电容耦合和电感耦合的LC谐振器110。等效电路模型如图8B所示。
电感耦合优选地通过将微带电感器彼此靠近放置来实现，但是可以另外地或可替代地以任何方式实现。例如，单独的LC谐振器110的电感器可以被编织或以其他方式定位以实现LC谐振器110之间的电感耦合。注意，电感耦合可以包括不直接电接触的电感器之间的电磁耦合(例如，由流过一个电感器或电感元件的电流产生的变化磁通量可以在另一电感器或电感元件中感应电流)；它可以另外地或可替代地包括在两个电感器之间的电感器的直接电耦合，由此其电感耦合。
输入匹配元件130用于将LC谐振器110耦合到具有期望阻抗的延迟滤波器100的输入端和/或输出端。输入匹配元件130优选地包括包含无源电容性、电阻性和/或电感性元件的电路，但是输入匹配元件130可以是能够将延迟滤波器100耦合到外部电路的部件(包括迹线或微带部件)的任何有源或无源组合。输入匹配元件130优选地由金属化层条、通孔和衬底的组合构成，但是可以另外地或可替代地以任何方式构成。例如，输入耦合元件130可以包括表面安装到包含LC谐振器110的衬底的封装电容器和电感器的电路。作为另一示例，输入耦合元件130的部件可以以与LC谐振器110的部件基本类似的方式构造。类似于LC谐振器110，输入匹配元件130可以包括抽头的或以其他方式可调谐的电容性和/或电感性元件。在另一个实施例中，输入耦合元件可以包括可调谐电阻器。
输入匹配元件130的一些示例如图9所示。如图9所示，示例滤波器100可以使用基于抽头电容器LC谐振器的耦合器1301、基于抽头电感器LC谐振器的耦合器1302、基于电感耦合LC谐振器的耦合器1303和/或传输线路耦合器1304来被耦合。
虽然输入匹配元件130可以独立于LC谐振器110，但是另外地或可替代地，输入匹配元件130可以与滤波器100的谐振器110(部分地或完全地)合并。例如，LC谐振器110可以包括与主电容和电感元件并联或串联的附加电容和/或电感元件，其可以用作输入匹配元件130。
在优选实施例的变型中，延迟滤波器100的LC谐振器110的电感器和电容器被分离到单独的芯片、管芯和/或衬底上，并且通过引线接合、底层衬底上的迹线、倒装接合或一些其他技术耦合。这种分离的一些示例如图10A所示。
同样地，如果延迟滤波器100包括开关(例如，用于在抽头电感器/电容器的抽头之间切换)，则开关可以与谐振器隔离，并通过引线接合、底层衬底上的迹线、倒装接合或一些其他技术耦合，如图10B所示。
延迟滤波器100可以包括任何数量的开关，并且开关(或一组开关)可以是能够选择性地将谐振器110或其他部件的抽头和/或耦合点耦合到电路公共轨、地和/或电路输入端/输出端的任何合适的部件。例如，开关可以包括机械开关、机械继电器、固态继电器、晶体管、可控硅整流器、三端双向可控硅开关元件(triacs)和/或数字开关。这组开关中的开关可以由调谐电路或其他合适的控制器电子地操作，但是可以另外地或可替代地以任何方式设置。例如，开关可以由电路用户手动设置。作为另一示例，开关可以是一次性使用的接合点，其在制造延迟滤波器100时(例如，通过焊接、退火、熔合或任何其他合适的不可逆配置方式)被配置成期望配置，产生期望的总延迟滤波器100配置(例如，群延迟值)。
开关优选地可在一个或更多个开关状态之间操作，其中开关的状态对应于两个或更多个系统部件之间的耦合。例如，开关(例如，晶体管)可以在将第一抽头点耦合到谐振器的耦合点的第一开关状态和将第二抽头点耦合到谐振器的耦合点的第二开关状态下操作。在另一示例中，开关可以在第一开关状态下操作，该第一开关状态将一组谐振器中的一个谐振器耦合到系统的公共轨(例如，接地平面)，以便将其放置在通过时延滤波器的信号的信号路径中；该开关可以在第二开关状态下操作，该第二开关状态将谐振器与公共轨解耦，从而将谐振器从信号路径中移除(并减小由时延滤波器施加的总时间延迟)。
如图10A和图10B所示，分离的芯片/管芯可以在衬底上横向分离，但是另外地或可替代地，它们可以垂直(或以任何其他方式)堆叠。电路元件之间的耦合可以在相同或分离芯片上的元件之间。例如，在两个PCB被定位的情况下，第一印刷电路板上的电感器可以磁耦合到第二印刷电路板上的电感器，以便使(在其间期望磁耦合的)电感器紧密接近。另外地或可替代地，可以利用电路元件的其他三维配置来以任何合适的方式实现电磁耦合。
在优选实施例的示例实施方式中，时延滤波器包括衬底和LC谐振器。衬底是由若干层组成的层压电路板，并且具有两个宽的、基本平行的外表面(例如，顶表面和底表面，尽管衬底可以处于任何合适的取向)。谐振器包括电容元件和电感元件，它们一起耦合成LC电路，LC电路并联连接在第一表面上的导电接触点(例如耦合点)和第二表面上的接地平面(例如导电区域)之间。电感元件是条形电感器，其由第一表面上的导电区域(例如金属化条)形成，并且通过一对导电通孔连接到电容元件和接地平面。第一通孔是穿过衬底(例如穿过衬底的多个隔离和/或导电层)到达接地平面的贯穿通孔，以及第二通孔是穿过衬底到达衬底内电容元件所在的中间位置的部分通孔。在电容元件和接地平面之间还存在穿过衬底的第三通孔，并且该第三通孔直接电连接(例如，焊接)到两者。可以是平行板电容器或任何其他合适的电容元件的电容元件在中断连续导电区域(例如，通过电容元件的两侧如平行板之间的介质阻挡)的同时完成LC电路。条形电感器、第一通孔、第二通孔和第三通孔、电容器和接地平面一起形成回路。该回路包围限定法向轴的区域，并且法向轴基本上平行于衬底的表面的平面；换句话说，导电回路在两个位置(在本例中为通孔的位置)穿过衬底，并在衬底的两个对侧上与衬底相邻。
在优选实施例的变型中，LC谐振器110可以具有在谐振器的长度上以谐波方式重复的每单位长度的特定电感和电容，并且因此可以使用分布式电感器和电容器模型(例如传输线路模型)来很好地表示时延滤波器100。在其他变型中，LC谐振器110可以由局部分立部件(例如陶瓷电容器、绕线电感器)形成，使得时延滤波器100使用集总元件模型来很好地表示。在包括多个LC谐振器的又一变型中，LC谐振器的子集可以由分布式模型表示，而LC谐振器的另一子集可以由集总元件模型表示。
注意，在许多情况下，谐振器相对于彼此的定位以及谐振器110之间的耦合(无论是电容性的、磁性的还是两者)可以影响滤波器100的性能。例如，如图11A所示，谐振器可以以大马蹄形图案耦合(类似于图7A和图8A的磁耦合)。可替代地，如图11B和图11C所示，谐振器可以(分别)以曲折图案或之字形图案耦合。谐振器110可以以任何方式定位和耦合。
如本领域中的技术人员将从先前的详细描述以及从附图和权利要求中认识到的，可在不偏离在所附权利要求中限定的本发明的范围的情况下对本发明的优选的实施方式进行修改和改变。