本发明涉及半导体布置的领域。具体而言，本发明涉及常开晶体管和常关晶体管的共源共栅布置。
背景技术：
在利用基于iii-v的常开晶体管的共源共栅布置中，常关晶体管用于实现常关开关。此共源共栅布置包括常开晶体管与常关晶体管之间的浮动节点。在一些情形中，浮动节点处的电压可能足以引起常关晶体管的雪崩击穿。因此，可以有利地控制浮动节点处的电压。
技术实现要素：
根据本发明的第一方面，提供一种半导体布置，其包括：
常开晶体管，该常开晶体管具有第一和第二主端以及控制端，
常关晶体管，该常关晶体管具有第一和第二主端以及控制端，
该常开晶体管和该常关晶体管通过该常开晶体管的该第一和第二主端中的一个主端与该常关晶体管的该第一和第二主端中的一个主端之间的连接而连接在共源共栅布置中，
电流源布置，该电流源布置连接到该连接上的节点并且被配置成通过提供预定电流而提供在该常开晶体管与常关晶体管之间的所述节点处的电压控制，
其中该半导体布置包括：具有形成于其中的常开晶体管的iii-v半导体类型的第一半导体管芯；以及具有形成于其中的常关晶体管的第二半导体管芯，电流源布置形成于第一和/或第二半导体管芯中。
这是有利的，因为已发现电流源布置有利于控制共源共栅布置中的浮动节点电压。此外，可以在包括iii-v半导体管芯中的组件的共源共栅布置中有效地且高效地实施电流源布置。
在一个或多个实施例中，电流源布置包括：
晶体管，该晶体管具有漏极、源极和栅极；
晶体管的源极通过电阻器元件连接到晶体管的栅极；并且
其中节点连接到晶体管的漏极。
在一个或多个实施例中，晶体管的源极被配置成取决于布置的实施方案而连接到标称电压，例如接地，或任何其它电路电压。在一个或多个实施例中，晶体管形成于第一半导体管芯中。在一个或多个实施例中，电阻器元件形成于第一半导体管芯中。
在一个或多个实施例中，电流源布置包括：
具有漏极、源极和栅极的第一晶体管以及具有漏极、源极和栅极的第二晶体管；
第一晶体管的源极连接到第二晶体管的漏极；
第一晶体管的源极连接到第一晶体管的栅极；
第二晶体管的源极通过电阻器元件连接到第二晶体管的栅极；
其中节点连接到第一晶体管的漏极。
在一个或多个实施例中，第二晶体管的源极被配置成取决于布置的实施而连接到标称电压，例如接地，或任何其它电路电压。
在一个或多个实施例中，第一晶体管和第二晶体管形成于第一半导体管芯中。
在一个或多个实施例中，电阻器元件形成于第一半导体管芯中。在一个或多个实施例中，电阻器元件至少部分包括形成于第一半导体管芯的二维电子气体区域中的轨道。这是有利的，因为半导体管芯的电阻可以方便地用于通过隔离管芯中的轨道而形成电阻器元件。
在一个或多个实施例中，电阻器元件形成于第二半导体管芯中。在一个或多个实施例中，电阻器元件是离散组件。
在一个或多个实施例中，第一和/或第二晶体管是hemt。在一个或多个实施例中，hemt是肖特基栅极类型或绝缘栅极类型。在一个或多个实施例中，从mos晶体管、hemt、mishemt、sic晶体管和bjt选择第一和/或第二晶体管。
在一个或多个实施例中，从高电子迁移率晶体管(highelectronmobilitytransistor，hemt或mishemt)和功率晶体管选择常开晶体管。
在一个或多个实施例中，从mos晶体管和lvmos晶体管选择常关晶体管。
在一个或多个实施例中，第一半导体管芯具有氮化镓或砷化镓、磷化铟、氮化铝、氮化铟镓、氧化镓(galliumoxide，ga2o3)或适用于功率开关应用的任何其它iii-v半导体材料。在一个或多个实施例中，第一半导体管芯具有用于形成常开装置的材料。
在一个或多个实施例中，第二半导体管芯具有硅、锗化硅(silicongermanium，sige)、碳化硅(siliconcarbide，sic)或适用于功率应用的任何其它半导电材料。
在一个或多个实施例中，电流源被配置成提供0.1μa与10μa之间的电流并且常关晶体管具有小于40v的击穿电压。在一个或多个实施例中，电流源被配置成提供基本上5μa的电流并且常关晶体管具有基本上40v的击穿电压。
在一个或多个实施例中，第一半导体管芯和第二半导体管芯包括仅并入到共源共栅布置和电流源布置中的半导体封装中的管芯。
根据本发明的第二方面，提供一种包括第一方面的半导体布置的半导体封装。
在一个或多个例子中，第一半导体管芯和第二半导体管芯包括仅实施共源共栅布置和电流源布置的半导体封装中的管芯。这是有利的，因为半导体布置和半导体封装通过浮动节点电压控制提供iii-v和iv半导体材料中的共源共栅布置的两个管芯实施方案。对浮动节点电压的控制确保正确地设定浮动节点电压，这进而确保在从接通状态切换到断开状态期间，常开装置正确地保持在其断开状态并且常开装置不会遭受偏移到其雪崩击穿操作模式中。
根据本发明的第三方面，提供一种电子装置，该电子装置包括第一方面的半导体布置或第二方面的半导体封装。电子装置可以包括放大器、移动电话网络的手机信号塔、各种应用中的电源、反相器、功率因数校正(powerfactorcorrection，pfc)电路、半桥或全桥以及其它电力电路拓扑。
根据本发明的第四方面，提供一种方法，包括：
通过常关晶体管驱动常开晶体管，该常开晶体管和该常关晶体管通过该常开晶体管的第一和第二主端中的一个主端与该常关晶体管的第一和第二主端中的一个主端之间的连接而连接在共源共栅布置中，
借助于连接到节点并且被配置成当处于断开状态时提供用于控制所述节点处的电压的电流源布置来提供来自该连接上的节点的预定固定电流，
其中常开晶体管形成于iii-v半导体类型的第一半导体管芯中并且常关晶体管形成于第二不同的半导体管芯中，电流源布置形成于第一和/或第二半导体管芯中。
虽然本发明容许各种修改和替代形式，但其细节已经以例子的方式在附图中示出且将详细地描述。然而，应理解，也可能存在除所描述的具体实施例以外的其它实施例。也涵盖落入所附权利要求书的精神和范围内的所有修改、等效物和替代实施例。
以上论述并非意图呈现在当前或将来权利要求集的范围内的每个示例实施例或每个实施方案。以下各图和具体实施方式还举例说明了各种实例实施例。考虑以下结合附图的具体实施方式可以更全面地理解各种示例实施例。
附图说明
现将仅借助于例子参考附图描述一个或多个实施例，在附图中：
图1示出第一示例半导体布置的示意图；
图2示出第二示例半导体布置的示意图；
图3示出可以根据第一和第二示例半导体布置来布置的半导体组件布局图；以及
图4示出具有示例电流源半导体组件布局的图3的半导体组件布局图；
图5示出电流源半导体组件布局的示例示意性布局；
图6示出示例电子装置和封装；
图7示出示出方法的流程图；以及
图8示出示出处于不同温度的晶体管的电流泄漏曲线和电流源的负载线的图形。
具体实施方式
在利用基于iii-v的常开晶体管的共源共栅布置中，常关晶体管用于实现常关开关。此共源共栅布置包括常开晶体管与常关晶体管之间的浮动节点。在一些情形中，浮动节点处的电压可能足以引起常关晶体管的雪崩击穿。因此，可以有利地控制浮动节点处的电压。
参考图1至4，示例半导体布置100示为包括常开晶体管101，该常开晶体管101具有第一主端102和第二主端103以及控制端104。布置100另外包括常关晶体管105，该常关晶体管105具有第一主端106和第二主端107以及控制端108。常开晶体管101和常关晶体管105通过该常开晶体管101的第一主端102和第二主端103中的一个主端与该常关晶体管105的第一主端106和第二主端107中的一个主端之间的连接111而连接在共源共栅布置110中。应了解，对于晶体管，主端是连接到穿过晶体管的主要电流路径的那些主端(通常被称为源极和漏极)，而控制端被配置成接收用于控制该主要电流路径的传导的信号(通常被称为栅极)。
当图3中的共源共栅布置从接通状态切换到断开状态时，在此例子中，通过提供预定电流由电流源布置113控制连接111上的浮动节点112处的电压，该电流源布置113连接到节点112并且被配置成提供用于控制常开晶体管与常关晶体管之间的电压。在开关事件之后，浮动节点安定的电压在确保晶体管101保持断开并且晶体管105不经受雪崩时具有重要作用。因此，借助于电流源布置的本质，预定和主要(相对于其它可用的泄漏路径)电流可以设定在节点112与地面之间，已发现这可有效地控制在节点112处可以达到的电压。电流包括泄漏电流。通过电流源内的128和124的组合电阻来确定和控制泄漏电流。当正确地选择时，此泄漏电流可以执行将常开晶体管101保持在其断开状态以及防止常关晶体管105达到其雪崩击穿电压的双重角色。
半导体布置100包括：iii-v半导体类型的第一半导体管芯114，该第一半导体管芯114具有形成于其中的常开晶体管101；以及第二半导体管芯115，该第二半导体管芯115具有形成于其中的常关晶体管105。电流源布置113可以基本上完全形成于第一半导体管芯114内，基本上完全形成于第二半导体管芯115内或可以分布在第一半导体管芯114和第二半导体管芯115上。
在此例子中，第一半导体管芯114具有氮化镓(galliumnitride，gan)。在其它例子中，该第一半导体管芯114可以具有砷化镓(galliumarsenide，gaas)、磷化铟、氮化铝、氮化铟镓、氧化镓(galliumoxide，ga2o3)或其它iii-v半导体。第二半导体管芯115具有硅，但是同样可以由例如sige或sic的其它半导电材料制成。
在此例子中，为iii-v晶体管的常开晶体管101是具有绝缘栅极的高电子迁移率晶体管(highelectronmobilitytransistorwithaninsulatedgate，mishemt)。然而，应了解，常开晶体管可以为被配置成在耗尽模式下操作的另一类型的功率晶体管，例如jfet。在此例子中，常关晶体管105是mos晶体管以及具体来说低电压mos晶体管(lowvoltagemostransistor，lvmos)。应了解，在其它例子中，常关晶体管可以包括不同类型的功率晶体管，例如，沟槽mos晶体管、dmos、智能电源、sic、bjt以及用于功率应用的其它增强型装置。
hemt101的第一主端102和第二主端103分别包括漏极和源极。hemt101的控制端104包括栅极。漏极102被配置成连接到电源电压vdd。mos晶体管105的第一主端106和第二主端107分别包括漏极和源极。mos晶体管的控制端108包括栅极。连接111形成于hemt101的源极103与mos晶体管105的漏极106之间。因此，节点111可以被认为处于hemt的源极103或mos晶体管的漏极106处。连接111可以实施为在半导体管芯之间的hemt101和mos晶体管105的相应源极接合垫与漏极接合垫之间延伸的键合线。
参考共源共栅布置110，mos晶体管105的源极被配置成连接到标称电压，例如接地。另外，在此例子中，mos晶体管105(常关晶体管)的源极107连接到hemt104(常开晶体管)的栅极。控制电压vg提供于mos晶体管的栅极108处以控制共源共栅布置110。
在此例子中，电流源布置113具有两个端，包括第一端116和第二端117。第一端116连接到节点112。第二端117被配置成连接到标称电压，例如接地。
电流源布置113可以包括串联的二极管和晶体管，该晶体管被配置成经由电阻器元件连接到标称电压，例如接地。第一端116可以由二极管的第一端提供，其中二极管的第二端连接到晶体管。晶体管的栅极可以被配置成连接到标称电压，例如接地。二极管布置可以包括晶体管，其中该晶体管的源极连接到该晶体管的栅极并且该晶体管的漏极包括电流源布置113的第一端116。
在此例子中，参考图4的电流源布置113包括：第一晶体管120，该第一晶体管120具有漏极121、源极122和栅极123(例如，肖特基栅极)；以及第二晶体管124，该第二晶体管124具有漏极125、源极126和栅极127。第一晶体管和第二晶体管串联布置。第一晶体管120的源极122连接到第二晶体管124的漏极125。第一晶体管120的源极122连接到第一晶体管120的栅极123，这有效地形成二极管布置。第二晶体管124的源极126通过电阻器元件128连接到第二晶体管124的栅极127。另外，第二晶体管124的源极126被配置成通过电阻器元件128连接到标称电压，例如接地。电流源布置的第一端116由此包括第一晶体管120的漏极121，该第一晶体管120的该漏极121连接到浮动节点112。
在另一例子中，电流源布置113不包括第一晶体管120并且第二晶体管124的漏极125包括电流源布置的第一端116。因此，第二晶体管120的漏极125连接到浮动节点112。应了解，在此例子中，“第二”晶体管可以重新命名为电流源的晶体管。
在图1和2的布置中，电流源布置113的第一晶体管120和第二晶体管124形成于第一半导体管芯114中。然而，应了解，该第一晶体管120和该第二晶体管124可以在其它例子中形成于第二半导体管芯中或实施于单独的第三管芯中。在此例子中，电流源布置113的第一晶体管120和第二晶体管124包括hemt。电流源布置的hemt120、124可以具有基本上相同的大小，例如约200μm的栅极宽度。电流源布置的hemt120、124可以比共源共栅布置110的hemt101小(小得多)。尽管在此例子中电流源布置113的晶体管120、124包括hemt，但是该晶体管120、124可以是不同类型的晶体管，例如，在gan或硅晶体管中实施的mishemt，该mishemt包括实施于单独的管芯上并且经由键合线连接到浮动节点112的电流源。
在此例子中，电阻器元件在100kω与10mω或500kω与1.5mω之间或基本上为1mω。具体而言，电阻器元件可以被设定大小以实现1μa与10μa之间(例如，基本上5μa)的通过电流源布置113的电流。已发现此电流提供用于有效地控制浮动节点112处的电压。
选择穿过电流源113的电流，使得在晶体管101达到其断开状态条件之后，该电流控制共源共栅电路中的泄漏。这样确保浮动节点112在基本上完全由电流源113控制的可预测电压下安定。
当浮动节点电压高于晶体管101的阈值电压(vt)时，符合晶体管101的断开状态条件。晶体管101的vt通常为-10v至-20v，这表示浮动节点电压将在略高于此值处安定。
流过电流源113的安全且主要的泄漏电流可以比晶体管101和/或105的泄漏电流至少大50倍或100倍，该泄漏电流每na将通常泄漏10s。因此，由电流源提供的电流可以为若干μa。
出于说明的目的，假设晶体管101的阈值电压vt是-20v并且晶体管101和/或晶体管105的泄漏是20na，这表示穿过电流源113的泄漏可以设定成100x20na＝2μa(100x泄漏电流)。
已知2μa的所需电流源泄漏，可以使用欧姆定律来算出电流源布置113的所需总电阻：
其中r113是电流源布置113的电阻，vt101是晶体管101的阈值电压并且i113是穿过电流源布置的所需电流。
因此，电流源布置可以被配置成使得在此例子中，10毫欧姆由电阻器128和晶体管124的电阻组成，该晶体管124的电阻由其子阈值操作跨导确定。任何晶体管的跨导由该晶体管的制造技术设定并且将在产品之间不同。因此，有必要选择电阻器128的值，直到128和124的组合电阻大致为10毫欧姆。应了解，具有各种电阻的晶体管可以用于晶体管124并且因此电阻器128的值可以在100千欧姆与5毫欧姆之间。
借助于另外的说明，下文解释使电流源113中的泄漏基本上显著的原因。
在瞬时事件期间，浮动节点电压通过晶体管101和105中的coss电容的比率设定，而在稳态操作(远离瞬态)中，浮动节点电压可安定在晶体管101或105的电流源113、负载线800和泄漏曲线801、802(曲线801表示25℃处的典型泄漏曲线并且曲线802表示100℃处的典型泄漏曲线)的交点803、804处，如图8中示意性地示出。图8示出晶体管101的漏极-源极电流与晶体管101的源极-栅极电流。在图8的左侧部分中，示出晶体管101的漏极-源极电流与晶体管101的源极-栅极电流，而在图8的右侧部分中，示意性地示出晶体管105的泄漏和击穿电压曲线(805和806)与晶体管101的源极-栅极电流。
当晶体管101进入其断开状态时，在晶体管101的栅极泄漏idg与晶体管105的漏极泄漏ids之间将存在竞争。因此，可能不良地限定浮动节点电压并且该浮动节点电压在装置之间不一致。
为了抵消此竞争并且为了准确地设定浮动节点电压，电流源布置113提供并行泄漏路径，该并行泄漏路径可以高于到地面泄漏路径的浮动节点。通过电流源布置113建立且基本上确定对浮动节点电压的此控制方式。
出于可靠操作的目的，浮动节点电压可能需要安定在晶体管101的vt之上以及晶体管105的击穿电压bvdss之下，例如，安定在这两个电压之间的一半处。这在图8中示意性地指示为交点803、804。
可以根据以下条件中的一个或多个条件选择交点803以及因此由电流源布置提供的电流(参考图8)：
■电流使得节点112处的电压可以大于晶体管101的vt，例如，大1至5伏特；
■电流使得节点112处的电压可以使电流源113负载线与晶体管101和/或105的泄漏曲线在点803处相交，这表示电流比晶体管101和/或105的背景泄漏大得多。在此例子中，交点处于2μa对20na的泄漏处，即，大于100倍的因数；
■电流使得节点112处的电压可以比晶体管105的击穿电压低基本上3至5伏特。
在未示出的另一例子中，电流源布置113的晶体管120、124提供于具有mos晶体管105的第二半导体管芯115中。在未示出的另一例子中，电流源布置113的晶体管120、124中的一个晶体管提供于第一半导体管芯114中并且另一个晶体管提供于第二半导体管芯115中。
在图1中，电阻器元件128形成于第一gan半导体管芯114中。因此，电流源布置基本上排他性地形成于第一半导体管芯114中。在图2中，提供其中电流源布置113在两个半导体管芯114、115上拆分的可替换布置。在此例子中，电流源布置113的晶体管120、124位于由框130表示的第一半导体管芯114中，并且电阻器元件128位于由框131表示的第二半导体管芯115中。电阻器元件128可以包括离散组件或包括薄膜电阻器。在另一个例子中，电阻器元件128提供于第一半导体管芯114和第二半导体管芯115上。
应了解，尽管形成电阻器元件，但是该电阻器元件实质上包括电阻材料的路径，该路径可以包括管芯的部分之间的连接。因此，尽管由电阻器元件128提供的大部分电阻可以位于管芯114、115中的一个管芯上，但是应了解，管芯之间的连接可以促成其所需总电阻。
首先考虑图1的布局，电阻器元件128形成于iii-v半导体材料内。因此，通过组件隔离技术形成的轨道布置在第一iii-v半导体管芯114中，该第一iii-v半导体管芯114具有所需电阻。对于gan半导体管芯，导电二维电子气体区域(twodimensionalelectrongasregion，2deg)具有大致650ω/sq的薄层电阻。因此，对于大致5μm的轨道宽度以及7.7mm的轨道长度，可以实现具有1mω电阻的电阻器元件。
图5示出电流源布置113的第二半导体管芯114中的示例布局。图5示出连接到第二晶体管124的第一晶体管120以及提供连接在第二晶体管124的源极126和栅极127之间的电阻器元件128的电阻轨道132。
图6示出包括上述半导体布置100的封装600。封装600可以仅包括两个半导体管芯，该两个半导体管芯包括第一iii-v半导体管芯114和第二半导体管芯115。封装600通常包括用于连接到其它组件(未示出)的引线。封装示为电子装置601的一部分。电子装置601可以包括放大器、手机信号塔、通信装置、具有半桥或全桥电路拓扑的电源、pfc控制电路或太阳能面板中的逆变器。
图7示出操作由常关晶体管驱动的常开晶体管的共源共栅布置的方法。该方法包括：通过常关晶体管105驱动701常开晶体管101；常开晶体管101和常关晶体管105通过常开晶体管的第一和第二主端103中的一个主端与常关晶体管的第一和第二主端106中的一个主端之间的连接111而连接在共源共栅布置110中。该方法包括：借助于电流源布置113提供702用于来自连接上的节点112的预定固定电流，该电流源布置113连接到节点并且被配置成提供用于控制所述节点处的电压，其中常开晶体管形成于iii-v半导体类型的第一半导体管芯114中并且常关晶体管形成于第二不同半导体管芯115中，电流源布置形成于第一和/或第二半导体管芯114、115中。
除非明确陈述特定顺序，否则可以任何顺序执行以上各图中的指令和/或流程图步骤。而且，本领域的技术人员将认识到，尽管已经论述一个示例指令集/方法，但是本说明书中的材料可以多种方式组合从而还产生其它例子，并且应在此详细描述提供的上下文内来理解。
在其它例子中，本文示出的指令集/方法以及与其相关联的数据和指令存储在相应存储装置中，这些存储装置实施为一个或多个非暂时性机器或计算机可读或计算机可用存储媒体。此计算机可读或计算机可用存储媒体被认为是物品(或制品)的一部分。物品或制品可以指代任何所制造的单个组件或多个组件。如本文所定义的非暂时性机器或计算机可用媒体不包括信号，但此类媒体可能够接收和处理来自信号和/或其它暂时性媒体的信息。
在上文描述了不同的端连接到电源电压、vdd或标称电压。应了解，本文所揭示的布置可以通过多种方式连接到其它电路并且因此标称电压可以是不同于供电电压vdd的电源电压或可以为接地。
本说明书中论述的材料的示例实施例可以整体或部分地经由网络、计算机或基于数据的装置和/或服务实施。这些可包含云、因特网、内联网、移动装置、台式计算机、处理器、查找表、微控制器、消费者设备、基础架构,或其它致能装置和服务。如本文和权利要求书中可使用的，提供以下非排他性限定。
在一个例子中，使本文论述的一个或多个指令或步骤自动化。术语“自动化”或“自动”(及其类似变化)意味着使用计算机和/或机械/电气装置控制设备、系统和/或过程的操作，而不需要人类干预、观测、努力和/或决策。
应了解，据称将耦合的任何组件可以直接或间接耦合或连接。在间接耦合的情况下，另外的组件可以位于据称将耦合的两个组件之间。
在本说明书中，已经依据选定的细节集合呈现示例实施例。然而，本领域的普通技术人员将理解，可以实践包括这些细节的不同选定集合的许多其它示例实施例。希望所附权利要求书涵盖所有可能的示例实施例。