本揭示内容是有关于一种电子技术，且特别是有关于一种整合式芯片。
背景技术：
集成光学波导通常用作集成光学电路中的组件，集成光学电路整合多种光子功能。集成光学波导用以约束光及将光自整合式芯片(integratedchip；ic)上的第一点以最小衰减导引至ic上的第二点。一般而言，集成光学波导提供对可见光谱(例如，近似850nm与近似1650nm之间)中的光波长施加的信号的功能。
技术实现要素：
本揭示内容的一实施方式是关于一种整合式芯片。整合式芯片包含设置在基板上方的层间介电结构内的介电质波导。具有多个相位调变元件的多频带传输元件经配置以产生不同频带中的多个经调变信号。多个传输电极位于沿着介电质波导的第一侧且分别经配置以将多个经调变信号中的一个经调变信号耦合至介电质波导中。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
与随附图一起阅读时自以下详细描述最好地理解本揭示内容的态样。应注意，根据工业中的标准实务，各种特征未按比例绘制。实际上，为论述清楚起见，可任意增加或减少各种特征的尺寸。
图1a～图1b绘示包含经整合介电质波导的整合式芯片的一些实施例；
图2绘示包含经整合介电质波导的整合式芯片的横截面图的一些实施例；
图3绘示包含经整合介电质波导的整合式芯片的俯视图的一些实施例，经整合介电质波导具有一或多个锥形过渡区域；
图4绘示包含经配置以平行传送电磁辐射的多个经整合介电质波导的整合式芯片的俯视图的一些实施例；
图5a～图5b绘示包含设置在后段工艺(back-end-of-the-line；beol)金属化堆叠内的经整合介电质波导的整合式芯片的一些实施例；
图6绘示包含经配置以传送差分信号的经整合介电质波导的整合式芯片的一些实施例；
图7绘示包含设置在硅基板内的差分驱动电路及差分接收电路的整合式芯片的一些实施例；
图8～图10绘示包含耦接至差分耦合元件的经整合介电质波导的整合式芯片的一些额外实施例的三维视图；
图11绘示包含介电质波导的整合式芯片的一些实施例，介电质波导具有设置在beol金属化堆叠内的差分耦合元件；
图12绘示形成包含经整合介电质波导的整合式芯片的方法的一些实施例的流程图；
图13绘示形成包含设置在beol金属化堆叠内的经整合介电质波导的整合式芯片的方法的一些实施例的流程图；
图14～图19绘示展示形成包含经整合介电质波导的整合式芯片的方法的横截面图的一些实施例；
图20绘示形成包含耦接至差分耦合元件的介电质波导的整合式芯片的方法的一些实施例的流程图；
图21～图26绘示展示形成包含耦接至差分耦合元件的介电质波导的整合式芯片的方法的横截面图的一些实施例；
图27绘示展示具有耦接至经整合介电质波导的多频带传输元件及接收元件的整合式芯片的方块图的一些实施例；
图28绘示图27的介电质波导内的频谱的一些实施例的实例；
图29绘示具有耦接至经整合介电质波导的多频带传输元件及接收元件的整合式芯片的一些实施例的俯视图；
图30a～图30b绘示具有在操作上耦接至经整合介电质波导的多频带qam(正交振幅调变)界面的整合式芯片的一些实施例；
图31绘示具有在操作上耦接至经整合介电质波导的多频带qam界面的整合式芯片的三维(3d)视图的一些实施例；以及
图32绘示形成包含耦接至经整合介电质波导的多频带传输元件及接收元件的整合式芯片的方法的一些实施例的流程图。
其中，附图标记
100：整合式芯片
102：半导体基板
104：层间介电材料
106：介电质波导
108：驱动电路
110：接收电路
112：第一互连
114：第一耦合元件
116：第二互连
118：第二耦合元件
120：三维视图
200：整合式芯片
202：硅基板
204：驱动电路
206：接收电路
207：第一金属传输线
208：第一耦合元件
208a：第一下部电极
208b：第一上部电极
209a：第一接地端
209b：第二接地端
210：第二耦合元件
210a：第二下部电极
210b：第二上部电极
211：第二金属传输线
212：接地屏蔽元件
in：输入信号
out：输出信号
g1：第一栅极区域
d1：第一漏极区域
s1：第一源极区域
g2：第二栅极区域
d2：第二漏极区域
s2：第二源极区域
s1：第一电信号、第一传输信号分量
s2：第二电信号、第二传输信号分量
300：整合式芯片
302：第一耦合元件
304：第二耦合元件
306：微带线
308：微带线
310：介电质波导
312：第一过渡区域
314：第二过渡区域
316：方向
318：方向
400：整合式芯片
402：驱动电路
402a：驱动元件
402b：驱动元件
402c：驱动元件
404a：微带线
404b：微带线
404c：微带线
406：耦合元件
408a：介电质波导
408b：介电质波导
408c：介电质波导
410：耦合元件
412a：微带线
412b：微带线
412c：微带线
414：接收电路
414a：接收元件
414b：接收元件
414c：接收元件
s1'：第一电信号
500：整合式芯片
502：驱动电路
504：接收电路
506：第一ild层
508：第二ild层
510：第三ild层
512：第四ild层
514：通孔
518：第五ild层
520：第一耦合元件
520a：第一下部电极
520b：第一上部电极
522a：第二下部电极
522b：第二上部电极
522：第二耦合元件
524：屏蔽元件
524a：接地金属线
524b：接地金属线
524c：接地金属线
524d：接地金属线
526：整合式芯片
m1：第一金属线层
m2：第二金属线层
m3：第三金属线层
v0：第一通孔层
v1：第二通孔层
v2：第二通孔层
s：第一源极区域、第二源极区域
d：第一漏极区域、第二漏极区域
600：整合式芯片
602：差分驱动电路
603a：传输线
603b：传输线
604：第一传输电极
605：差分传输耦合元件
606：第二传输电极
608：第一接收电极
609：差分接收耦合元件
610：第二接收电极
611a：第一传输线
611b：第二传输线
612：差分接收电路
out1：第一输出节点
out2：第二输出节点
in1：第一输入节点
in2：第二输入节点
sin+：第一输入信号
sin-：第二输入信号
sout+、sout-：输出信号
s1'：第一接收信号分量
s2’：第二接收信号分量
700：整合式芯片
702：差分驱动电路
702a：第一mos电晶体
702b：第二mos电晶体
702c：rf扼流器
702d：rf扼流器
704：差分接收电路
704a：第三mos电晶体
704b：第四mos电晶体
704c：rf扼流器
704d：rf扼流器
vdd1：偏压
vdd2：偏压
vdd3：偏压
vdd4：偏压
g3：第三栅极区域
d3：第三漏极区域
s3：第三源极区域
g4：第四栅极区域
d4：第四漏极区域
s4：第四源极区域
800：整合式芯片
802：差分驱动电路
803a：传输线
803b：传输线
804：传输电极
804a：锥形形状
804b：锥形形状
804c：锥形形状
805：导线
806：传输电极
806a：锥形形状
806b：锥形形状
806c：锥形形状
807：导线
808：接收电极
810：接收电极
811a：第一传输线
811b：第二传输线
812：差分接收电路
900：整合式芯片
902：传输电极
904：传输电极
904a：传输电极
904b：传输电极
904c：传输电极
906：接收电极
908：接收电极
908a：接收电极
908b：接收电极
908c：接收电极
d：边缘距离1000：整合式芯片
1002：差分驱动电路
1002a：差分驱动电路
1002b：差分驱动电路
1002c：差分驱动电路
1002d：差分驱动电路
1004a：传输电极
1004b：传输电极
1004c：传输电极
1004d：传输电极
1006a：传输电极
1006b：传输电极
1006c：传输电极
1006d：传输电极
1010：差分接收电路
1010a：差分接收电路
1010b：差分接收电路
1010c：差分接收电路
1010d：差分接收电路
1012a：接收电极
1012b：接收电极
1012c：接收电极
1012d：接收电极
1014a：接收电极
1014b：接收电极
1014c：接收电极
1014d：接收电极
1100：整合式芯片
1102：差分驱动电路
1102a：第一mos晶体管
1102b：第二mos晶体管
1104：差分接收电路
1104a：第三mos晶体管
1104b：第四mos晶体管
520'：差分传输耦合元件
520a'：第一传输电极
520b'：第二传输电极
522'：差分接收耦合元件
522a'：第一接收电极
522b'：第二接收电极
1200：方法
1202：操作
1204：操作
1206：操作
1300：方法
1302：操作
1304：操作
1306：操作
1308：操作
1310：操作
1312：操作
1314：操作
1316：操作
1318：操作
1320：操作
1322：操作
1324：操作
1326：操作
1400：横截面图
1500：横截面图
1502：第一蚀刻剂
1504：开口
1506：横截面图
1508：第一金属材料
1600：横截面图
1602：第二蚀刻剂
1604：通孔开口
1606：屏蔽元件开口
1608：横截面图
1610：第二金属材料
1700：横截面图
1702：第三蚀刻剂
1704：开口
1706：横截面图
1708：第三金属材料
1800：横截面图
1802：第四蚀刻剂
1804：介电质波导开口
1806：横截面图
1808：介电材料
1810：横截面图
1812：第五蚀刻剂
1814：通孔
1816：横截面图
1818：第四金属材料
1900：横截面图
1902：第六蚀刻剂
1904：开口
1906：横截面图
1908：第五金属材料
2000：方法
2002：操作
2004：操作
2006：操作
2008：操作
2010：操作
2012：操作
2014：操作
2016：操作
2018：操作
2020：操作
2100：横截面图
2200：横截面图
2202：第一蚀刻剂
2204：开口
2206：横截面图
2208：第一金属材料
2300：横截面图
2302：第二蚀刻剂
2304：通孔开口
2306：屏蔽元件开口
2308：横截面图
2310：第二金属材料
2400：横截面图
2402：第三蚀刻剂
2404：开口
2406：横截面图
2408：第三金属材料
2500：横截面图
2502：第四蚀刻剂
2504：介电质波导开口
2506：横截面图
2508：介电材料
2510：横截面图
2512：第五蚀刻剂
2514：通孔
2516：横截面图
2518：第四金属材料
2600：横截面图
2602：第六蚀刻剂
2604：开口
2606：横截面图
2608：第五金属材料
2700：整合式芯片
2702：多频带传输元件
2704a：相位调变元件
2704b：相位调变元件
2704c：相位调变元件
2706：第一耦合元件
2706a：传输电极
2706b：传输电极
2708：第二耦合元件
2708a：接收电极
2708b：接收电极
2710：多频带接收元件
2712a：解调元件
2712b：解调元件
2712c：解调元件
2800：频谱
2802：第一频率范围
2804：第二频率范围
2806：第三频率范围
2900：整合式芯片
2902：传输电极
2902a：传输电极
2902b：传输电极
2902c：传输电极2904：导电触点
2906：金属互连线
2908：金属通孔
2910：第二耦合元件
2910a：接收电极
2910b：接收电极
2910c：接收电极
smod1、smod2、smod3：经调变信号
clk1、clk2、clk3：时脉信号
d1：第一数据信号
d2：第二数据信号
d3：第三数据信号
3000：整合式芯片
3002：多频带qam传输器元件
3004a：qam调变元件
3004b：qam调变元件
3004c：qam调变元件
3006：基频处理器
3008：数位类比转换器
3010：升频转换混频器
3012a：本地振荡器
3012b：本地振荡器
3012c：本地振荡器
3014：正交分频器
3016：加法器
3018：放大器
3020：控制单元
3022：多频带qam接收元件
3024a：qam解调元件
3024b：qam解调元件
3024c：qam解调元件
3026：分离器
3028：降频转换混频器
3030：类比数位转换器
3032a：本地振荡器
3032b：本地振荡器
3032c：本地振荡器
3034：正交分频器
3036：数位信号处理器
3038：星象图
i：等效基频信号
q：等效基频信号
so1、so2、so3：信号
sinx+、sin1+、sin2+、sin3+：差分调变输入信号
soutx+、sout1+、sout2+、sout3+：差分调变输出信号
d1、d2、d3、d4、d5、d6：数据
d7、d8、d9、d10、d11、d12：数据
3100：整合式芯片
3102：多频带传输元件
3104a：第一qam调变元件
3104b：第二qam调变元件
3104c：第三qam调变元件
3106a：上部传输电极
3106b：上部传输电极
3106c：上部传输电极
3106d：上部传输电极
3106e：上部传输电极
3108a：下部传输电极
3108b：下部传输电极
3108c：下部传输电极
3108d：下部传输电极
3108e：下部传输电极
3110：差分驱动电路
3112a：上部接收电极
3112b：上部接收电极
3112c：上部接收电极
3112d：上部接收电极
3112e：上部接收电极
3114a：下部接收电极
3114b：下部接收电极
3114c：下部接收电极
3114d：下部接收电极
3114e：下部接收电极
3116：差分驱动电路
3118：多频带接收元件
3120a：第一qam解调元件
3120b：第二qam解调元件
3120c：第三qam解调元件
3200：方法
3202：操作
3204：操作
3206：操作
3208：操作
3210：操作
3212：操作
3214：操作
3216：操作
3218：操作
3220：操作
h：高度
s：空间
w：宽度
具体实施方式
以下揭示内容提供用于实施所提供标的的不同特征的许多不同实施例或实例。下文描述组件及布置的特定实例，以简化本揭示内容。当然此些内容仅为实例且不意欲限制。举例而言，在随后的描述中第一特征形成于第二特征上方或形成于第二特征上可包括第一特征及第二特征直接接触形成的实施例，且亦可包括额外特征可形成于第一特征与第二特征之间以使得第一特征及第二特征可不直接接触的实施例。此外，本揭示内容可重复各种实例中的元件符号及/或字母。此重复系出于简单及清楚的目的且本质上并不规定所论述的各种实施例及/或配置之间的关系。
此外，为便于描述，本文可使用例如「在下面」、「在下方」、「下部」、「在上方」、「上部」及类似术语的空间相对术语，以描述诸图中所绘示的一个元件或一个特征与另外一或多个元件或一或多个特征的关系。除诸图中所示方位之外，此些空间相对术语意欲涵盖使用中或操作中元件的不同方位。设备可以另外方式定向(旋转90度或处于其他方位)，且可同样对本文所使用的空间相对描述词相应地进行阐释。
集成光学波导通常用于集成光学电路。一般而言，集成光学波导由具有高介电常数的光学介质(亦即，核心)组成，具有高介电常数的此光学介质被具有较低介电常数的介质围绕。由于核心与周围介质之间的介电常数差异，借由全内反射注入(例如，使用透镜、光栅耦合器或棱镜耦合器)至集成光学波导的末端中的可见光沿着波导的一长度而被导引。
因为集成光学波导限于传输电磁波谱的可见区段中的电磁辐射(例如，频率量级为近似1015)，所以集成光学波导面临一定数量的缺点。举例而言，由于硅不是产生光子的直接能隙半导体材料，故集成光学波导不能够直接与设置在硅基板内的电路系统互动。此外，可由集成光学波导传输的频宽受限。由于此些缺点，所以通常使用金属传输线而非集成光学波导在硅基板上转移数据。然而，在较高频率下，金属传输线在较大距离内经历较高损失率。
因此，本揭示内容系关于包含耦合元件的整合式芯片，此耦合元件经配置以将具有可见光谱的外频率的电磁辐射自硅基板耦合至覆盖硅基板的经整合介电质波导中。在一些实施例中，整合式芯片包含设置在覆盖半导体基板的层间介电(inter-leveldielectric；ild)材料内的介电质波导。第一耦合元件经配置以将设置在半导体基板内的驱动电路所产生的第一电信号耦合至介电质波导的第一末端作为具有可见光谱之外频率的电磁辐射。第二耦合元件经配置以将电磁辐射自介电质波导的第二末端耦合至第二电信号。借由将具有可见光谱之外频率的电磁辐射耦合至介电质波导及自介电质波导耦合具有可见光谱之外频率的电磁辐射，所揭示的整合式芯片能够克服光学集成波导的一定数量的缺点。
图1a绘示展示包含经整合介电质波导的整合式芯片100的横截面图的方块图的一些实施例。
整合式芯片100包含半导体基板102。在各种实施例中，半导体基板102可包含例如半导体晶圆或晶圆上的一或多个晶粒的任何类型的半导体主体，以及任何其他类型的半导体及/或在半导体上形成的磊晶层及/或与半导体相关联的磊晶层。在一些实施例中，半导体基板102可包含间接能隙材料，例如：硅。
在半导体基板102上方设置层间介电(ild)材料104。在各种实施例中，ild材料104可包含一或多个介电层。举例而言，ild材料104可包含低介电常数介电层、超低介电常数(ultra-lowk；ulk)介电层及/或二氧化硅(sio2)层中的一或多个。在ild材料104内设置介电质波导106。介电质波导106包含介电常数(亦即，电容率)大于周围ild材料104的介电常数的介电材料。
在半导体基板102内设置驱动电路108及接收电路110。驱动电路108借由第一互连112(例如，传输线)耦接至第一耦合元件114。驱动电路108经配置以产生第一电信号，第一电信号借由第一耦合元件114耦合至介电质波导106中作为电磁辐射。在一些实施例中，第一耦合元件114可包含金属耦合元件(例如，金属传输线或微带线)。在一些实施例中，电磁辐射将具有可见光谱之外的频率。
介电质波导106经配置以将电磁辐射沿着介电质波导106的一长度传送至第二耦合元件118。第二耦合元件118经配置以耦合来自介电质波导106的电磁辐射作为借由第二互连116(例如，传输线)向接收电路110提供的第二电信号。在一些实施例中，第二耦合元件118可包含金属耦合元件(例如，金属传输线或微带线)。借由使用第一耦合元件114及第二耦合元件118将信号耦合至介电质波导106中及耦合出介电质波导106，整合式芯片100能够传输较宽频率范围内的电磁辐射，借此使介电质波导106能够用以在包含直接能隙材料及间接能隙材料的基板上转移数据信号。
图1b绘示包含经整合介电质波导的整合式芯片的三维视图120的一些实施例。
如三维视图120中所示，介电质波导106包含设置在半导体基板102上方的板状波导。在一些实施例中，介电质波导106可具有包含高度h及宽度w的实质上矩形的横截面。在一些实施例中，高度h可处于近似100nm与近似2μm之间的范围内。在一些其它的实施例中，高度h可处于近似100nm与近似20μm之间的范围内。在一些实施例中，宽度w可处于近似5倍高度h与近似15倍高度h之间的范围内。在一些其他的实施例中，宽度w可处于近似5倍高度h与近似50倍高度h之间的范围内。在一些实施例中，介电质波导106可具有多个倾斜侧壁，倾斜侧壁给出介电质波导106的倒置梯形横截面(具有随着高度增加而增加的宽度)。
在一些实施例中，介电质波导106可包含大于或等于近似4的介电常数(亦即，电容率)，而ild材料104的介电常数可小于4。具有较大介电常数的介电质波导106使得引入至介电质波导106中的电磁辐射在介电质波导106内被全内反射约束，以便将电磁辐射自驱动电路108导引至接收电路110。在一些实施例中，介电质波导106可包含氮化硅(sin)或碳化硅(sic)。在一些实施例中，ild材料104可包含二氧化硅(sio2)。在其他实施例中，ild材料104可包含低介电常数介电材料，例如，掺杂氟的二氧化硅、掺杂碳的二氧化硅、多孔二氧化硅或类似材料。
图2绘示包含经整合介电质波导的整合式芯片200的横截面图的一些实施例。
整合式芯片200包含硅基板202，硅基板202包含驱动电路204及接收电路206。驱动电路204包含第一mos晶体管，第一mos晶体管具有耦接至输入信号in的第一源极区域(s1)、第一漏极区域(d1)及第一栅极区域(g1)。接收电路206包含第二mos晶体管，第二mos晶体管具有耦接至第二耦合元件210的第二源极区域(s2)、第二漏极区域(d2)及第二栅极区域(g2)。
在操作期间，驱动电路204经配置以在第一漏极区域(d1)处基于输入信号in产生第一电信号s1。由于硅不是直接能隙材料，故驱动电路204所产生的第一电信号s1的频率不在可见光谱内(由于硅是间接能隙材料，故在电子与电洞复合(recombination)期间释放的能量主要转化为声子，与产生光谱中的光子的直接能隙材料相反)。第一电信号s1使第一上部电极208b产生自第一上部电极208b穿过介电质波导106向外延伸至第一下部电极208a的电场。电场使对应于第一电信号s1的电磁辐射耦合至介电质波导106中。
经耦合电磁辐射由介电质波导106导引至第二耦合元件210。第二耦合元件210经配置以将电磁辐射自介电质波导106耦合至第二电信号s2，第二电信号s2将被提供至接收电路206的第二栅极区域(g2)且等效于第一电信号s1。
尽管第一电信号s1及第二电信号s2可具有低于可见光谱的频率的频率，但由于电磁辐射可由介电质波导106传输的频宽较宽，故第一电信号s1及第二电信号s2可提供较大的数据转移速率。举例而言，介电质波导106可提供比可见光谱的频宽大十倍多的频宽，从而导致介电质波导106的数据转移速率可超过10十亿位元/秒。此数据转移速率可在经历传输线的高损失的高频率下在硅基板上及/或含有硅基板的封装上提供超高速(ultra-high-speed；uhs)互连。
在一些实施例中，第一耦合元件208可包含设置在介电质波导106的相对侧上的第一对金属结构(例如，微带)。举例而言，第一耦合元件208可包含沿着介电质波导106的底表面设置的第一下部电极208a(例如，在第一金属互连层内)及沿着介电质波导106的顶表面设置的第一上部电极208b(例如，在第二金属互连层内)。第一下部电极208a连接至第一接地端209a，而第一上部电极208b借由第一金属传输线207连接至驱动电路204。第一金属传输线207提供信号自驱动电路204至第一上部电极208b的宽频宽传输。在一些实施例中，第一上部电极208b可经包含在第一金属传输线207内。
第二耦合元件210可包含设置在介电质波导106的相对侧上的第二对金属结构。举例而言，第二耦合元件210可包含沿着介电质波导106的底表面设置的第二下部电极210a(例如，在第一金属互连层内)及沿着介电质波导106的顶表面设置的第二上部电极210b(例如，在第二金属互连层内)。第二下部电极210a连接至第二接地端209b，而第二上部电极210b借由第二金属传输线211连接至接收电路206。第一对金属结构与第二对金属结构侧向分离空间s，以便下部电极208a及下部电极210a及上部电极208b及上部电极210b沿着介电质波导106的一长度不连续。在一些实施例中，空间s的量级可为微米至数十毫米。
在一些实施例中，接地屏蔽元件212垂直定位于介电质波导106与硅基板202之间。接地屏蔽元件212经配置以屏蔽介电质波导106免受硅基板202内产生的信号所造成的干扰，反之亦然。借由屏蔽介电质波导106免受硅基板202内产生的信号造成的干扰，来自硅基板202的噪点将不被耦合至介电质波导106中，借此改良介电质波导106的效能。
图3绘示包含经整合介电质波导的整合式芯片300的俯视图的一些实施例，经整合介电质波导具有一或多个锥形过渡区域312及/或314。
整合式芯片300包含第一耦合元件302及第二耦合元件304，第一耦合元件302及第二耦合元件304分别包含设置在介电质波导310上方的微带线306及微带线308。微带线306及微带线308经配置以如上文描述的将能量耦合至介电质波导310中及耦合出介电质波导310。
在一些实施例中，介电质波导310可包含一或多个锥形末端，此一或多个锥形末端具有在一定长度(沿着方向318)的过渡区域内逐渐减小(例如，自第一宽度至第二更窄宽度)的宽度w(沿着方向316)。举例而言，介电质波导310包含具有在第一过渡区域312内减小的宽度的第一锥形末端及具有在第二过渡区域314内减小的宽度的第二锥形末端。
介电质波导106的锥形末端经配置以借由减少微带线306及/或微带线308与介电质波导310之间的辐射反射来增加电磁辐射在微带线306及/或微带线308与介电质波导310之间耦合的效率。举例而言，锥形过渡区域改变电磁辐射与介电质波导106的侧壁互动的角度，借此增加电磁辐射在微带线306及/或微带线308与介电质波导310之间的耦合(由于全内反射是电磁辐射入射到表面上的角度的函数)。
在一些实施例中，微带线306及微带线308亦可或替代性地具有锥形宽度，以进一步增加第一耦合元件302及第二耦合元件304与介电质波导310之间的耦合效率。在此些实施例中，微带线306及微带线308具有在过渡区域312及过渡区域314上减小(例如，自第一宽度至第二更窄宽度)的宽度。在一些实施例中，微带线306及微带线308的锥形宽度可在长度上与介电质波导106的锥形宽度不同(亦即，具有不同尺寸的过渡区域)。
图4绘示包含经配置以平行传送电磁辐射的多个经整合介电质波导的整合式芯片400的俯视图的一些实施例。
整合式芯片400包含设置在驱动电路402与接收电路414之间的多个介电质波导408a～408c。在一些实施例中，多个介电质波导408a～408c可以实体上地彼此平行布置。在一些实施例中，多个介电质波导408a～408c可彼此相接。在其他实施例中，多个介电质波导408a～408c可在空间上彼此分离。
驱动电路402包含经配置以分别产生第一电信号s1'的多个单独的驱动元件402a～402c。第一电信号s1'是以平行的方式提供给微带线404a～404c，微带线404a～404c将第一电信号s1'耦合至平行传送信号的多个介电质波导408a～408c中作为电磁辐射。由于第一电信号s1'是以平行的方式传输，故多个介电质波导408a～408c中的每一个可传送较小振幅信号，借此进一步减小微带404a～404c与多个介电质波导408a～408c之间的损失(例如，由多个驱动元件402a～402c输出及由多个接收元件414a～414c接收的较小振幅信号s1'将使耦合元件406及耦合元件410经历较小损失)。
图5a绘示包含设置在后段工艺(beol)金属化堆叠内的经整合介电质波导的整合式芯片500的横截面图的一些实施例。
整合式芯片500包含设置在硅基板202内的驱动电路502及接收电路504。驱动电路502包含第一mos晶体管，第一mos晶体管具有借由第一通道区域而与第一漏极区域(d)分离的第一源极区域(s)。第一栅极区域覆盖第一通道区域。接收电路504包含第二mos晶体管，第二mos晶体管具有借由第二通道区域而与第二漏极区域(d)分离的第二源极区域(s)。第二栅极区域覆盖第二通道区域。
beol金属化堆叠包含设置在覆盖硅基板202的ild材料内的多个金属互连层。在一些实施例中，beol金属化堆叠可在金属线层m1～m3(经配置以提供侧向连接)与通孔层v0～v2(经配置以提供垂直连接)之间交替。在一些实施例中，第一通孔层v0可包含钨(w)，而剩余金属互连层v1～v2及m1～m3可包含铜(cu)及/或铝(al)。
第一耦合元件520包含设置在第二金属线层m2内的第一下部电极520a及设置在第三金属线层m3内的第一上部电极520b。第一下部电极520a接地，而第一上部电极520b借由多个金属互连层(v2、m2、v1、m1及v0)耦接至第一mos晶体管的第一漏极区域。第二耦合元件522包含设置在第二金属线层m2内的第二下部电极522a及设置在第三金属线层m3上的第二上部电极522b。第二下部电极522a接地，而第二上部电极522b借由多个金属互连层(v2、m2、v1、m1及v0)耦接至第二mos晶体管的第二栅极区域。在一些实施例中，介电质波导514包含设置在第二通孔层v2内的介电材料，第二通孔层v2垂直地设置在第二金属线层m2与第三金属线层m3之间。
在一些实施例中，屏蔽元件524垂直地布置于介电质波导514与硅基板202之间。屏蔽元件524包含平行布置的多个接地金属线524a～524d。在一些实施例中，多个接地金属线524a～524d设置在第一金属线层m1上。屏蔽元件524经配置以屏蔽介电质波导514免受有损害性的硅基板202影响，借此防止介电质波导514所传输的信号损失。
尽管图5a绘示介电质波导514在垂直地设置在位于第二金属线层m2及第三金属线层m3上的第一耦合元件520与第二耦合元件522之间的第二通孔层v1上，但将了解，所揭示的介电质波导514不限于beol金属化堆叠内的此些位置。相反地，介电质波导514及第一耦合元件520及第二耦合元件522可设置在beol金属化堆叠内的不同位置处。
图5b绘示包含设置在beol金属化堆叠内的经整合介电质波导的整合式芯片526的一些替代性实施例的三维视图。整合式芯片526包含自相对侧延伸至介电质波导514下方及上方位置的下部电极520a及下部电极522a与上部电极520b及上部电极522b。
图6绘示具有经配置以传送差分信号的介电质波导的整合式芯片600的三维(3d)视图的一些实施例。使用差分信号可提供优于单端信号的一定数量个效能优势。举例而言，与单端信号相比，差分信号抗干扰(例如，来自外部电路的干扰)更稳健且产生更少的偶数谐波。
整合式芯片600包含设置在硅基板202内的差分驱动电路602及差分接收电路612。差分驱动电路602经配置以接收第一输入信号sin+及互补的第二输入信号sin-(亦即，第二输入信号sin-与第一输入信号sin+对称)且基于第一输入信号sin+及互补的第二输入信号sin-产生差分信号，此差分信号具有第一输出节点out1处的第一传输信号分量s1及第二输出节点out2处的互补的第二传输信号分量s2(亦即，第二信号具有第一传输信号分量s1的互补值)。
借由传输线603a及传输线603b向差分传输耦合元件605提供第一传输信号分量s1及互补的第二传输信号分量s2。差分传输耦合元件605包含第一传输电极604及第二传输电极606。第一传输电极604及第二传输电极606为关于介电质波导106对称的(亦即，电极镜像的形状/图案)导电结构(例如，金属结构)。第一传输电极604定位沿着介电质波导106的第一侧且经配置以自差分驱动电路602接收第一传输信号分量s1。第二传输电极606定位沿着介电质波导106的第二侧且经配置以自差分驱动电路602接收互补的第二传输信号分量s2。
介电质波导106经配置以将第一信号s1及第二传输信号s2传输至差分接收耦合元件609，差分接收耦合元件609包含位于介电质波导106的相对侧的第一接收电极608及第二接收电极610。第一接收电极608及第二接收电极610关于介电质波导106对称(亦即，电极镜像的形状/图案)。第一接收电极608及第二接收电极610经配置以自介电质波导106提取第一接收信号分量s1'及第二接收信号分量s2'。借由第一传输线611a向差分接收电路612的第一输入节点in1提供第一接收信号分量s1'。借由第二传输线611b向差分接收电路612的第二输入节点in2提供第二接收信号分量s2'。差分接收电路612经配置以自所接收到的信号分量产生输出信号sout+及sout-，借此在介电质波导106内传送差分信号。
图7绘示包含设置在硅基板202内的差分驱动电路702及差分接收电路704的整合式芯片700的横截面图的一些实施例。
差分驱动电路702经配置以产生具有第一传输信号分量s1及互补的第二传输信号分量s2的差分信号。在一些实施例中，差分驱动电路包含第一mos晶体管702a及第二mos晶体管702b。第一mos晶体管702a包含连接至接地端的第一源极区域(s1)、连接至第一输出节点及连接至漏极偏压vdd1(经由rf扼流器702c)的第一漏极区域(d1)，及连接至第一输入信号sin+及连接至栅极偏压vdd2(经由rf扼流器702d)的第一栅极区域(g1)。第二mos晶体管702b包含连接至接地端的第二源极区域(s2)、连接至第二输出节点及连接至漏极偏压vdd1(经由rf扼流器702c)的第二漏极区域(d2)，及连接至第二输入信号sin-及连接至栅极偏压vdd2(经由rf扼流器702d)的第二栅极区域(g2)。
在操作期间，当第二输入信号sin-关闭第二mos晶体管702b时第一输入信号sin+将开启第一mos晶体管702a，或反之亦然。当开启第一mos晶体管702a时，第一mos晶体管702a将驱动第一传输信号分量s1低，而关闭的第二mos晶体管702b将驱动互补的第二传输信号分量s2高。由于硅不是直接能隙材料，故差分驱动电路702所产生的第一传输信号分量s1及第二传输信号分量s2的频率不在可见光谱内(由于硅是间接能隙材料，故在电子与电洞复合期间释放的能量主要转化为声子，与产生光谱中的光子的直接能隙材料相反)。第一传输信号分量s1及第二传输信号分量s2使差分传输耦合元件605产生耦合至介电质波导106中的电场。
经耦合电磁辐射由介电质波导106导引至具有第一接收电极608及第二接收电极610的差分接收耦合元件609。差分接收耦合元件609经配置以将电磁辐射自介电质波导106耦合至等效于第一传输信号分量s1及第二传输信号分量s2的第一接收信号分量s1'及第二接收信号分量s2'。向差分接收电路704提供第一接收信号分量s1’及第二接收信号分量s2’。在一些实施例中，差分接收电路704包含第三mos晶体管704a及第四mos晶体管704b。第三mos晶体管704a包含连接至接地端的第三源极区域(s3)、连接至第一接收电极608及连接至栅极偏压vdd3(经由rf扼流器704c)的第三栅极区域(g3)，及连接至漏极偏压vdd4(经由rf扼流器704d)且经配置以提供第一输出信号sout+的第三漏极区域(d3)。第四mos晶体管704b包含连接至接地端的第四源极区域(s4)、连接至第二接收电极610及连接至栅极偏压vdd3(经由rf扼流器704c)的第四栅极区域(g4)，及连接至漏极偏压vdd4(经由rf扼流器704d)且经配置以提供第二输出信号sout-的第四漏极区域(d4)。
尽管mos晶体管704a～704d绘示为单一晶体管元件，但将了解，mos晶体管可包含晶体管的阵列，晶体管的阵列包含平行布置的多个晶体管元件(例如，finfet元件)。举例而言，第一mos晶体管702a可包含数百晶体管元件。此外，将了解，图7中所绘示的差分驱动电路702及差分接收电路704为可用以发送及/或接收差分信号的差分电路的非限制性实例。在其他实施例中，一般技术者已知的用于高速cmos应用的替代性差分电路可用以产生或接收差分信号。
图8绘示包含耦接至差分耦合元件的经整合介电质波导的整合式芯片800的一些实施例的三维视图。
整合式芯片800包含差分传输耦合元件，差分传输耦合元件包含沿着介电质波导106的下表面设置的第一多个传输电极804及沿着介电质波导106的上表面设置的第二多个传输电极806。第一多个传输电极804包含由导线805互连的多个锥形形状804a～804c。第二多个传输电极806包含由导线807互连的多个锥形形状806a～806c。在一些实施例中，多个锥形形状804a～804c及806a～806c可包含三角形形状。第一多个传输电极804关于第二多个传输电极806对称，以使得第一多个传输电极804及第二多个传输电极806的形状/图案为镜像。
第一多个传输电极804(经由传输线803a)耦接至差分驱动电路802的第一输出，差分驱动电路802的第一输出经配置以向第一多个传输电极804中的每一个提供第一传输信号分量s1。第二多个传输电极806(经由传输线803b)耦接至差分驱动电路802的第二输出，差分驱动电路802的第二输出经配置以向第二多个传输电极806中的每一个提供第二传输信号分量s2。由于第一传输信号分量s1及第二传输信号分量s2驱动传输电极804及传输电极806中的每一个，故来自电极中的每一电极的电磁信号输出将相干，借此在介电质波导106内相长干涉且改良在介电质波导106内传输的电磁信号的强度。
整合式芯片800进一步包含差分接收耦合元件，差分接收耦合元件包含沿着介电质波导106的下表面设置的第一多个接收电极808及沿着介电质波导106的上表面设置的第二多个接收电极810。第一多个接收电极808及第二多个接收电极810包含多个锥形形状。第一多个接收电极808经配置以向差分接收电路812的第一输入提供第一接收信号分量s1'，且第二多个接收电极810经配置以向差分接收电路812的第二输入提供第二接收信号分量s2'。
图9绘示包含耦接至差分耦合元件的经整合介电质波导的整合式芯片900的一些实施例的三维视图。
整合式芯片900包含差分传输耦合元件，差分传输耦合元件包含沿着介电质波导106的下表面设置的第一多个传输电极902及沿着介电质波导106的上表面设置的第二多个传输电极904。第一多个传输电极902及第二多个传输电极904分别包含具有不同尺寸的电极。举例而言，传输电极902b延伸至超出传输电极902a及传输电极902c的边缘距离d。不同传输电极904的不同尺寸允许电极将辐射集中在介电质波导106内的不同位置处。举例而言，传输电极902b的较大尺寸将使辐射集中于介电质波导106的中心(亦即，介电质波导106内的辐射的振幅将在波导的中心处比波导的边缘处更大)。
整合式芯片900进一步包含差分接收耦合元件，差分接收耦合元件包含沿着介电质波导106的下表面设置的第一多个接收电极906及沿着介电质波导106的上表面设置的第二多个接收电极908。第一多个接收电极906及第二多个接收电极908分别包含具有不同尺寸的电极。
图10绘示包含耦接至差分耦合元件的经整合介电质波导的整合式芯片的一些实施例的三维视图。
整合式芯片1000包含差分驱动电路1002及差分接收电路1010。差分驱动电路1002连接至设置在介电质波导106下方的第一多个传输电极1004及设置在介电质波导106上方的第二多个传输电极1006。第一多个传输电极1004为电气去耦的，且第二多个传输电极1006为电性解耦的。
差分驱动电路1002包含多个单独的差分驱动电路1002a～1002d。在一些实施例中，多个单独的差分驱动电路1002a～1002d中的每一个可包含平行布置的晶体管元件的单独阵列。单独的差分驱动电路1002a～1002d经配置以驱动第一多个传输电极1004中的一个传输电极1004及第二多个传输电极1006中的一个传输电极1006，以使得第一多个传输电极1004或第二多个传输电极1006中的每一个由单独的驱动电路驱动。举例而言，在一些实施例中，单独的差分驱动电路1002a～1002d分别包含第一晶体管及第二晶体管元件，第一晶体管具有耦接至第一输入信号sin+的第一栅极及耦接至第一多个传输电极1004中的一个传输电极1004的第一漏极，第二晶体管元件具有耦接至第二输入信号sin-的第二栅极及耦接至第二多个传输电极1006中的一个传输电极1006的第二漏极。
类似地，差分接收电路1010包含多个单独的差分接收电路1010a～1010d。单独的差分接收电路1010a～1010d经配置以自第一多个接收电极1012中的一个接收电极1012及第二多个接收电极1014中的一个接收电极1014接收差分信号。举例而言，在一些实施例中，单独的差分接收电路1010a～1010d分别包含第一晶体管元件及第二晶体管元件，第一晶体管元件具有耦接至第一多个接收电极1012中的一个接收电极1012的第一栅极及耦接至第一输出信号sout+的第一漏极，第二晶体管元件具有耦接至第二多个传输电极1006中的一个传输电极1006的第二栅极及耦接至第二输出信号sout-的第二漏极。
图11绘示包含介电质波导的整合式芯片1100的一些实施例的三维视图，介电质波导具有设置在beol金属化堆叠内的差分耦合元件。
整合式芯片1100包含设置在硅基板202内的差分驱动电路1102及差分接收电路1104。差分驱动电路1102包含第一mos晶体管1102a，第一mos晶体管1102a具有借由第一通道区域而与第一漏极区域(d1)分离的第一源极区域(s1)。第一栅极区域(g1)覆盖第一通道区域。差分驱动电路1102进一步包含第二mos晶体管1102b，第二mos晶体管1102b具有借由第二通道区域而与第二漏极区域(d2)分离的第二源极区域(s2)。第二栅极区域(g2)覆盖第二通道区域。差分接收电路1104包含第三mos晶体管1104a，第三mos晶体管1104a具有借由第三通道区域与第三漏极区域(d3)分离的第三源极区域(s3)。第三栅极区域(g3)覆盖第三通道区域。差分接收电路1104进一步包含第四mos晶体管1104b，第四mos晶体管1104b具有借由第四通道区域与第四漏极区域(d4)分离的第四源极区域(s4)。第四栅极区域(g4)覆盖第四通道区域。
差分传输耦合元件520'包含设置在第二金属线层m2内的第一传输电极520a'及设置在第三金属线层m3内的第二传输电极520b'。第一传输电极520a'借由多个金属互连层(v2、m2、v1、m1及v0)耦接至第一mos晶体管1102a的第一漏极区域(d1)，而第一上部电极520b'借由多个金属互连层(v2、m2、v1、m1及v0)耦接至第二mos晶体管1102b的第二漏极区域(d2)。
差分接收耦合元件522'包含设置在第二金属线层m2内的第一接收电极522a'及设置在第三金属线层m3上的第二接收电极522b'。第一接收电极522a'借由多个金属互连层(v2、m2、v1、m1及v0)耦接至第三mos晶体管1104a的第三栅极区域(g3)，而第二接收电极522b'借由多个金属互连层(v2、m2、v1、m1及v0)耦接至第四mos晶体管的第四栅极区域(g4)。
图12绘示形成包含经整合介电质波导的整合式芯片的方法1200的一些实施例的流程图。
尽管本文将所揭示的方法(例如，方法1200、方法1300及方法2000)绘示及描述为一系列操作或事件，但将了解，所绘示的此些操作或事件的次序不应阐释为限制意义。举例而言，除本文绘示及/或描述的彼些次序之外，一些操作可与其他操作或事件以不同次序发生及/或同时发生。此外，并非所有绘示的操作对于实施本文描述的一或多个态样或实施例为必需。此外，本文所绘示的操作中的一或多个操作可在一或多个单独的操作及/或阶段中执行。
在1202处，提供包含驱动电路及接收电路的半导体基板。在一些实施例中，半导体基板可包含间接能隙半导体材料，例如：硅。
在1204处，在覆盖半导体基板的(层间介电)ild材料围绕的位置处形成介电质波导。
在1206处，在介电质波导的相对末端上形成第一耦合元件及第二耦合元件。第一耦合元件及第二耦合元件包含设置在介电质波导的相对侧上的金属结构，此些金属结构经配置以分别将第一电信号自驱动电路耦合至介电质波导作为可见光谱之外的电磁辐射及将电磁辐射自介电质波导耦合至向接收电路提供的第二电信号。
图13绘示形成包含设置在后段工艺(beol)金属化堆叠内的经整合介电质波导的整合式芯片的方法1300的一些实施例的流程图。
在1302处，提供包含驱动电路及接收电路的硅基板。在一些实施例中，驱动电路及接收电路包含设置在硅基板内的mos晶体管。
在1304处，覆盖硅基板的第一(层间介电)ild层经图案化以形成第一多个开口。
在1306处，在第一多个开口内形成第一金属材料，以形成接触驱动电路及接收电路的第一通孔层。
在1308处，覆盖第一ild层的第二ild层经图案化以形成包含多个屏蔽元件开口及第一多个金属线沟槽的第二多个开口。
在1310处，在多个屏蔽元件开口及第一多个金属线沟槽内形成第二金属材料。在多个屏蔽元件开口内形成第二金属材料形成包含第二ild层内的平行布置的多个接地金属线的屏蔽元件。
在1312处，覆盖第二ild层的第三ild层经图案化以形成第三多个开口。第三多个开口包含第一下部电极开口及第二下部电极开口。第一下部电极开口及第二下部电极开口与彼此侧向分离。
在1314处，在第一下部电极开口及第二下部电极开口内形成第三金属材料，以在第三ild层内形成第一下部电极及第二下部电极。
在1316处，覆盖第三ild层的第四ild层经图案化以形成介电质波导开口。介电质波导开口具有曝露第一下部电极的第一末端及曝露第二下部电极的第二末端。
在1318处，在介电质波导开口内形成介电材料，以在第四ild层内形成介电质波导。介电材料的介电常数比周围ild层的介电常数更大。
在1320处，第四ild层经图案化以在第四ild层内形成第二多个通孔。
在1322处，在第二多个通孔内形成第四金属材料。
在1324处，覆盖第四ild层的第五ild层经图案化以形成第一上部电极开口及第二上部电极开口。第一上部电极开口及第二上部电极开口与彼此侧向分离且曝露介电质波导的相对末端。
在1326处，在第一上部电极开口及第二上部电极开口内形成第五金属材料，以在第五ild层内形成第一上部电极及第二上部电极。
图14～图19绘示展示形成包含经整合介电质波导的整合式芯片的方法的横截面图的一些实施例。尽管关于方法1300描述图14～图19，但将了解，图14～图19中所揭示的结构不限于此方法，反而可独立作为与此方法无关的结构。
图14绘示对应于操作1302的整合式芯片的横截面图1400的一些实施例。
如横截面图1400中所示，提供硅基板202。硅基板202包含驱动电路502及接收电路504。在一些实施例中，驱动电路502及接收电路504包含设置在硅基板202内的mos晶体管。
图15绘示对应于操作1304～1306的整合式芯片的横截面图1500及横截面图1506。
如横截面图1500中所示，在硅基板202上方形成第一ild层506。第一ild层506可包含借由气相沉积技术(例如，物理气相沉积、化学气相沉积等)沉积的低介电常数介电层。在一些实施例中，第一ild层506的介电常数可小于3.9。
第一ild层506选择性地曝露至第一蚀刻剂1502。第一蚀刻剂1502经配置以选择性地蚀刻第一ild层506以形成延伸穿过第一ild层506的第一多个开口1504。第一多个开口1504曝露驱动电路502及接收电路504的漏极。在一些实施例中，第一蚀刻剂1502可包含干式蚀刻剂，干式蚀刻剂具有包含氟物种(例如，cf4、chf3、c4f8等)的蚀刻化学物质。在一些实施例中，蚀刻化学物质可进一步包含例如氧或氢。在其他实施例中，第一蚀刻剂1502可包含湿式蚀刻剂，湿式蚀刻剂包含氢氟酸(hf)。
如横截面图1506中所示，在第一多个开口1504内形成第一金属材料1508。在一些实施例中，可借由气相沉积技术形成第一金属材料1508。在一些实施例中，第一金属材料1508可包含钨(w)。在一些实施例中，扩散阻障层(未绘示)可在形成第一金属材料1508之前沉积至第一多个开口1504中。在各种实施例中，扩散阻障层可包含氮化钛(tin)、氮化钽(tan)、氮化铪(hfn)等。
图16绘示对应于操作1308～1310的整合式芯片的横截面图1600及横截面图1608。
如横截面图1600中所示，在第一ild层506上方(例如，借由气相沉积技术)形成第二ild层508(例如，低介电常数介电层)。第二ild层508选择性地曝露至第二蚀刻剂1602(例如，cf4、chf3、c4f8、hf等)，第二蚀刻剂1602经配置以选择性地蚀刻第二ild层508以形成第二多个开口，第二多个开口包含第一多个通孔开口1604及自多个通孔开口1604侧向设置的多个屏蔽元件开口1606。多个屏蔽元件开口1606包含彼此平行延伸的金属沟槽。
如横截面图1608中所示，在第一多个通孔开口1604及多个屏蔽元件开口1606中形成第二金属材料1610。在一些实施例中，沉积工艺可用以在第一多个通孔开口1604及多个屏蔽元件开口1606内形成晶种层。后续镀敷工艺(例如，电镀工艺、无电电镀工艺)可用以形成第二金属材料至填充第一多个通孔开口1604及多个屏蔽元件开口1606的厚度。在一些实施例中，第二金属材料1610可包含铜(cu)。化学机械研磨(chemicalmechanicalpolishing；cmp)工艺可用以自第二ild层508的顶表面移除过量的第二金属材料1610。
图17绘示对应于操作1312～1314的整合式芯片的横截面图1700及横截面图1702。
如横截面图1700中所示，第三ild层510形成至第二ild层508上。第三ild层510选择性地曝露至第三蚀刻剂1702(例如，cf4、chf3、c4f8、hf等)，第三蚀刻剂1702经配置以蚀刻第三ild层510以形成第三多个开口1704。在一些实施例中，第三多个开口1704包含通孔及覆盖的金属线沟槽。通孔自第三ild层510的底表面垂直地延伸至金属沟槽的底表面，金属沟槽延伸至第三ild层510的顶表面。
如横截面图1706中所示，在第三多个开口1704中形成第三金属材料1708，以形成第二通孔层v1及覆盖的第二金属线层m2。第二金属线层m2包含第一下部电极520a及第二下部电极522a。第一下部电极520a借由第三ild层510与第二下部电极522a侧向分离。在一些实施例中，第三金属材料1708(例如，铜)可借由上文描述的沉积工艺、后续镀敷工艺及cmp工艺沉积。
尽管图17绘示使用双镶嵌工艺形成第二通孔层v1及第二金属线层m2，但一般技术个将了解，在替代性实施例中，可使用单镶嵌工艺形成第二通孔层v1及第二金属线层m2。在此些实施例中，第一介电层经选择性蚀刻以形成随后被填充的通孔。随后在第一介电层上方形成第二介电层。第二介电层经选择性蚀刻以形成金属沟槽。
图18绘示对应于操作1316～1322的整合式芯片的横截面图1800及横截面图1802的一些实施例。
如横截面图1800中所示，在第三ild层510上方形成第四ild层512。第四ild层512选择性地曝露至第四蚀刻剂1802(例如，cf4、chf3、c4f8、hf等)，第四蚀刻剂1802经配置以蚀刻第四ild层512以形成介电质波导开口1804。介电质波导开口1804包含自覆盖第一下部电极520a的第一位置侧向延伸至覆盖第二下部电极522a的第二位置的长方形开口。
如横截面图1806中所示，在介电质波导开口1804内形成介电材料1808。介电材料1808包含的介电常数高于周围ild层(例如，ild层510及ild层512)。在一些实施例中，可借由气相沉积技术(例如，pvd、cvd、pe-cvd等)形成介电材料1808至填充介电质波导开口1804的厚度。化学机械研磨(cmp)工艺可用以自第四ild层512的顶表面移除过量的介电材料1808。
如横截面图1810中所示，第四ild层512选择性地曝露至第五蚀刻剂1812(例如，cf4、chf3、c4f8、hf等)，第五蚀刻剂1812经配置以蚀刻第四ild层512以形成第二多个通孔514。第二多个通孔1814包含设置在下层金属层上方的实质上圆形的通孔开口(亦即，通孔1814主要在下层第二金属层m2上方，以便提供随后形成的通孔与下层第二金属层m2之间的接触)。第二多个通孔1814与介电质波导开口1804侧向分离(亦即，在与第二多个通孔1814相同的垂直层上设置介电质波导开口1804)。
如横截面图1816中所示，在第二多个通孔1814内形成第四金属材料1818。在一些实施例中，第四金属材料1818(例如，铜)可借由上文描述的沉积工艺、后续镀敷工艺及cmp工艺沉积。
图19绘示对应于操作1324～1326的整合式芯片的横截面图1900及横截面图1906的一些实施例。
如横截面图1900中所示，在第四ild层512上方形成第五ild层518。第五ild层518选择性地曝露至第六蚀刻剂1902(例如，cf4、chf3、c4f8、hf等)，第六蚀刻剂1902经配置以蚀刻第五ild层518以形成包含延伸穿过第五ild层518的金属沟槽的第四多个开口1904。
如横截面图1906中所示，在第四多个开口1904中形成第五金属材料1908。在一些实施例中，第五金属材料1908(例如，铜)可借由上文描述的沉积工艺、后续镀敷工艺及cmp工艺沉积。第五金属材料1908在第三金属线层m3内形成第一上部电极520b及第二上部电极522b。第一上部电极520b借由第五ild层518与第二上部电极522b侧向分离。
图20绘示形成包含耦接至差分耦合元件的介电质波导的整合式芯片的方法2000的一些实施例的流程图。
在2002处，在硅基板内形成差分驱动电路。差分驱动电路具有经配置以提供第一传输信号分量的第一输出节点及经配置以提供互补的第二传输信号分量的第二输出节点。在一些实施例中，差分驱动电路包含设置在硅基板内的mos晶体管。
在2004处，在硅基板内形成差分接收电路。差分接收电路具有经配置以接收第一接收信号分量的第一输入节点及经配置以接收互补的第二接收信号分量的第二输入节点。在一些实施例中，差分接收电路包含设置在硅基板内的mos晶体管。
在2006处，在第一ild层中的第一多个开口内形成第一金属材料，以形成接触差分驱动电路的第一输出节点及第二输出节点与差分接收电路的第一输入节点及第二输入节点的第一通孔层。
在2008处，在覆盖第一ild层的第二ild层内形成的第二多个屏蔽元件开口及第一多个金属线沟槽内形成第二金属材料。在多个屏蔽元件开口内形成第二金属材料形成包含第二ild层内的平行布置的多个接地金属线的屏蔽元件。
在2010处，在第三ild层内的下部电极开口内形成第三金属材料，以形成耦接至第一输出节点的第一传输电极及耦接至第一输入节点的第一接收电极。
在2012处，覆盖第三ild层的第四ild层经图案化以形成介电质波导开口。介电质波导开口具有曝露第一传输电极的第一末端及曝露第一接收电极的第二末端。
在2014处，在介电质波导开口内形成介电材料，以在第四ild层内形成介电质波导。介电材料的介电常数比周围ild层的介电常数更大。
在2016处，第四ild层经图案化以在第四ild层内形成第二多个通孔。
在2018处，在第二多个通孔内形成第四金属材料。
在2020处，在覆盖第四ild层的第五ild层内的上部电极开口内形成第五金属材料，以形成耦接至第二输出节点的第二传输电极及耦接至第二输入节点的第二接收电极。第二传输电极及第二接收电极与彼此侧向分离。
图21～图26绘示展示形成包含耦接至差分耦合元件的经整合介电质波导的整合式芯片的方法的横截面图的一些实施例。尽管关于方法2000描述图21～图26，但将了解，图21～图26中所揭示的结构不限于此方法，反而可独立作为与此方法无关的结构。
图21绘示对应于操作2002～2004的整合式芯片的横截面图2100的一些实施例。
如横截面图2100中所示，提供硅基板202。在硅基板202内形成差分驱动电路1102及差分接收电路1104。在一些实施例中，差分驱动电路1102可包含第一mos晶体管1102a及第二mos晶体管1102b，且差分接收电路1104可包含第一mos晶体管1104a及第二mos晶体管1104b。在一些实施例中，可借由选择性地布植掺杂剂物种至硅基板202中以形成源极区域及漏极区域及使用微影术技术在源极区域与漏极区域之间的通道区域上方形成栅极结构，来形成mos晶体管。
图22绘示对应于操作2006的整合式芯片的横截面图2200及横截面图2206。
如横截面图2200中所示，在硅基板202上方形成第一ild层506。第一ild层506可包含借由气相沉积技术(例如，物理气相沉积、化学气相沉积等)沉积的低介电常数介电层。第一ild层506选择性地曝露至第一蚀刻剂2202。第一蚀刻剂2202经配置以选择性地蚀刻第一ild层506以形成延伸穿过第一ild层506的第一多个开口2204。第一多个开口2204曝露驱动电路502及接收电路504的漏极。在各种实施例中，第一蚀刻剂2202可包含干式蚀刻剂或湿式蚀刻剂。
如横截面图2206中所示，在第一多个开口2204内形成第一金属材料2208。在一些实施例中，可借由气相沉积技术形成第一金属材料2208。在一些实施例中，第一金属材料2208可包含钨(w)。在一些实施例中，扩散阻障层(未绘示)可在形成第一金属材料2208的前沉积至第一多个开口2204中。在各种实施例中，扩散阻障层可包含氮化钛(tin)、氮化钽(tan)、氮化铪(hfn)等。
图23绘示对应于操作2008的整合式芯片的横截面图2300及横截面图2308。
如横截面图2300中所示，在第一ild层506上方(例如，借由气相沉积技术)形成第二ild层508(例如，低介电常数介电层)。第二ild层508选择性地曝露至第二蚀刻剂2302(例如，cf4、chf3、c4f8、hf等)，第二蚀刻剂2302经配置以选择性地蚀刻第二ild层508以形成第二多个开口，第二多个开口包含第一多个通孔开口2304及自多个通孔开口2304侧向设置的多个屏蔽元件开口2306。多个屏蔽元件开口2306包含彼此平行延伸的金属沟槽。
如横截面图2308中所示，在第一多个通孔开口2304及多个屏蔽元件开口2306中形成第二金属材料2310。在一些实施例中，沉积工艺可用以在第一多个通孔开口2304及多个屏蔽元件开口2306内形成晶种层。后续镀敷工艺(例如，电镀工艺、无电电镀工艺)可用以形成第二金属材料至填充第一多个通孔开口2304及多个屏蔽元件开口2306的厚度。在一些实施例中，第二金属材料2310可包含铜(cu)。化学机械研磨(cmp)工艺可用以自第二ild层508的顶表面移除过量的第二金属材料2310。
图24绘示对应于操作2010的整合式芯片的横截面图2400及横截面图2402。
如横截面图2400中所示，第三ild层510形成至第二ild层508上。第三ild层510选择性地曝露至第三蚀刻剂2402(例如，cf4、chf3、c4f8、hf等)，第三蚀刻剂2402经配置以蚀刻第三ild层510以形成第三多个开口2404。在一些实施例中，第三多个开口2404包含通孔及覆盖的金属线沟槽。通孔自第三ild层510的底表面垂直地延伸至金属沟槽的底表面，金属沟槽延伸至第三ild层510的顶表面。
如横截面图2406中所示，在第三多个开口2404中形成第三金属材料2408，以形成第二通孔层v1及覆盖的第二金属线层m2。第二金属线层m2包含第一传输电极520a'及第一接收电极522a'。第一传输电极520a'借由第三ild层510与第一接收电极522a'侧向分离。在一些实施例中，第三金属材料2408(例如，铜)可借由上文描述的沉积工艺、后续镀敷工艺及cmp工艺沉积。
尽管图24绘示使用双镶嵌工艺形成第二通孔层v1及第二金属线层m2，但一般技术者将了解，在替代性实施例中，可使用单镶嵌工艺形成第二通孔层v1及第二金属线层m2。在此些实施例中，第一介电层经选择性蚀刻以形成随后被填充的通孔。随后在第一介电层上方形成第二介电层。第二介电层经选择性蚀刻以形成金属沟槽。
图25绘示对应于操作2012～2018的整合式芯片的横截面图2500及横截面图2502的一些实施例。
如横截面图2500中所示，在第三ild层510上方形成第四ild层512。第四ild层512选择性地曝露至第四蚀刻剂2502(例如，cf4、chf3、c4f8、hf等)，第四蚀刻剂2502经配置以蚀刻第四ild层512以形成介电质波导开口2504。介电质波导开口2504包含自覆盖第一传输电极520a'的第一位置侧向延伸至覆盖第一接收电极522a'的第二位置的长方形开口。
如横截面图2506中所示，在介电质波导开口2504内形成介电材料2508。介电材料2508包含的介电常数高于周围ild层(例如，ild层510及ild层512)。在一些实施例中，可借由气相沉积技术(例如，pvd、cvd、pe-cvd等)形成介电材料2508至填充介电质波导开口2504的厚度。化学机械研磨(cmp)工艺可用以自第四ild层512的顶表面移除过量的介电材料2508。
如横截面图2510中所示，第四ild层512选择性地曝露至第五蚀刻剂2512(例如，cf4、chf3、c4f8、hf等)，第五蚀刻剂2512经配置以蚀刻第四ild层512以形成第二多个通孔2514。第二多个通孔2514包含设置在下层金属层上方的实质上圆形的通孔开口(亦即，通孔2514主要在下层第二金属层m2上方，以便提供随后形成的通孔与下层第二金属层m2之间的接触)。第二多个通孔2514与介电质波导开口2504侧向分离(亦即，在与第二多个通孔2514相同的垂直层上设置介电质波导开口2504)。
如横截面图2516中所示，在第二多个通孔2514内形成第四金属材料2518。在一些实施例中，第四金属材料2518(例如，铜)可借由上文描述的沉积工艺、后续镀敷工艺及cmp工艺沉积。
图26绘示对应于操作2020的整合式芯片的横截面图2600及横截面图2606的一些实施例。
如横截面图2600中所示，在第四ild层512上方形成第五ild层518。第五ild层518选择性地曝露至第六蚀刻剂2602(例如，cf4、chf3、c4f8、hf等)，第六蚀刻剂2602经配置以蚀刻第五ild层518以形成包含延伸穿过第五ild层518的金属沟槽的第四多个开口2604。
如横截面图2606中所示，在第四多个开口2604中形成第五金属材料2608。在一些实施例中，第五金属材料2608(例如，铜)可借由上文描述的沉积工艺、后续镀敷工艺及cmp工艺沉积。第五金属材料2608在第三金属线层m3内形成第二传输电极520b'及第二接收电极522b'。第二传输电极520b'借由第五ild层518与第二接收电极522b'侧向分离。
图27绘示展示具有耦接至经整合介电质波导的多频带传输元件及接收元件的整合式芯片2700的方块图的一些实施例。
整合式芯片2700包含多频带传输元件2702，多频带传输元件2702具有多个相位调变元件2704a～2704c。在一些实施例中，多个相位调变元件2704a～2704c包含布置在半导体基板102内的一或多个半导体元件。多个相位调变元件2704a～2704c经配置以将数据调变至不同载波信号(亦即，时脉信号)上，以产生待沿着布置在半导体基板102上方的介电结构104中的介电质波导106传输的多个经调变信号。在一些实施例中，多个相位调变元件2704a～2704c经配置以借由正交振幅调变(qam)机制分别将数据调变至载波信号上。
多个相位调变元件2704a～2704c分别经配置以接收数据信号dx(例如，其中x＝1、2或3)及时脉信号clkx(例如，其中x＝1、2或3)。向多个相位调变元件2704a～2704c提供的时脉信号clkx(亦即，载波信号)不同，此不同使多个相位调变元件2704a～2704c产生不同频率范围内的多个经调变信号。举例而言，第一相位调变元件2704a经配置以接收第一时脉信号clk1及产生第一频率范围内的第一经调变信号。类似地，第二相位调变元件2704b可经配置以接收第二时脉信号clk2及产生第二频率范围内的第二经调变信号，且第三相位调变元件2704c可经配置以接收第三时脉信号clk3及产生第三频率范围内的第三经调变信号。
多个相位调变元件2704a～2704c耦接至包含多个传输电极2706a～2706b的第一耦合元件2706。在一些实施例中，多个传输电极2706a～2706b可包含沿着介电质波导106的相对侧布置的一个上部电极及一个下部电极。在其他实施例中，多个传输电极2706a～2706b可包含沿着介电质波导106的相对侧布置的多个上部电极及多个下部电极。第一耦合元件2706形成将多个经调变信号耦合至介电质波导106中的界面。举例而言，多个经调变信号分别使第一耦合元件2706产生多个电场，此些电场延伸至介电质波导106中且分别将多个经调变信号耦合至介电质波导106中。
在图28中绘示介电质波导106内的频谱2800的一些实施例的实例。在频谱2800内，在第一频率范围2802(例如，以72ghz为中心)内布置第一经调变信号，在第二频率范围2804(例如，以96ghz为中心)内布置第二经调变信号，且在第三频率范围2806(例如，以120ghz为中心)内布置第三经调变信号。借由传输不同频率范围2802～2806下的不同经调变信号，介电质波导106可在介电质波导106上同时传送第一经调变信号、第二经调变信号及第三经调变信号。使用介电质波导106允许每一相位调变元件2704a～2704c在较大频宽(例如，16ghz)内传送信号，从而使得数据传输整体速率较高。
介电质波导106经配置以将第一经调变信号、第二经调变信号及第三经调变信号传送至第二耦合元件2708，第二耦合元件2708包含沿着介电质波导106之侧布置的多个接收电极2708a～2708b。第二耦合元件2708形成自介电质波导106耦合多个经调变信号的界面。自第二耦合元件2708向多频带接收元件2710提供多个经调变信号，多频带接收元件2710经配置以解调多个经调变信号。
多频带接收元件2710包含多个解调元件2712a～2712c。在一些实施例中，多频带接收元件2710可具有与调变元件2704a～2704c的数目相同的解调元件2712a～2712c。举例而言，多频带接收元件2710可包含第一解调元件2712a、第二解调元件2712b及第三解调元件2712c。第一解调元件2712a经配置以接收第一经调变信号及第一时脉信号clk1，且经配置以解调第一经调变信号以复原第一数据信号d1。第二解调元件2712b经配置以接收第二经调变信号及第二时脉信号clk2，且经配置以解调第二经调变信号以复原第二数据信号d2。第三解调元件2712c经配置以接收第三经调变信号及第三时脉信号clk3，且经配置以解调第三经调变信号以复原第三数据信号d3。在一些实施例中，多频带接收元件2710经配置以借由正交振幅调变(qam)机制解调数据。
图29绘示具有耦接至经整合介电质波导的多频带传输元件及接收元件的整合式芯片2900的一些实施例的俯视图。
整合式芯片2900包含经配置以产生多个经调变信号smod1～smod3的多个相位调变元件2704a～2704c。多个相位调变元件2704a～2704c借由包含一或多个金属互连层(例如，导电触点2904、金属互连线2906、金属通孔2908等)的单独导电路径分别耦接至多个传输电极2902a～2902c(第一耦合元件2902内)中的一个传输电极。将多个相位调变元件2704a～2704c中的每一个连接至多个传输电极2902a～2902c中的单独的传输电极减小多个不同频率频带之间的频带间干涉。举例而言，电气去耦多个传输电极2902a～2902c可将频带间干涉减小多于10db。
多个传输电极2902a～2902c包含在介电质波导310上方布置且与彼此侧向分离(例如，借由介电材料)的导电元件(例如，金属互连线)。多个传输电极2902a～2902c经配置以在介电质波导310内产生单独的电场，此些单独的电场分别基于多个经调变信号smod1～smod3。单独的电场在取决于向多个相位调变元件2704a～2704c提供的时脉信号clk1～clk3的多个不同频带下将多个经调变信号smod1～smod3耦合至介电质波导310中。在一些实施例中，介电质波导310具有宽度自第一宽度至第二更窄宽度连续减小的锥形末端。在一些实施例中，多个传输电极2902a～2902c跨越锥形末端。
多个接收电极2910a～2910c(第二耦合元件2910内)经配置以自介电质波导310接收多个经调变信号smod1～smod3。多个接收电极2910a～2910c包含在介电质波导310上方布置且与彼此侧向分离(例如，借由介电材料)的导电元件(例如，金属互连线)。多个接收电极2910a～2910c借由包含一或多个金属互连层(例如，金属线、金属通孔等)的单独导电路径分别耦接至经配置以解调多个经调变信号smod1～smod3的多个相位解调元件2712a～2712c中的一个相位解调元件。
图30a～图30b绘示具有在操作上耦接至经整合介电质波导的多频带qam(正交振幅调变)界面的整合式芯片3000的一些实施例。
图30a绘示具有在操作上耦接至经整合介电质波导的多频带qam(正交振幅调变)传输元件及接收元件的整合式芯片3000的方块图。
多频带qam传输器元件3002包含经配置以产生借由介电质波导106传输的经调变信号的多个qam调变元件3004a～3004c。在一些实施例中，多个qam调变元件3004a～3004c可分别包含经配置以自基频处理器3006接收数据d1～d12(例如，2位元数位信号)的一或多个数位类比转换器(digital-to-analogconverters；dacs)3008。dac3008自数据产生向升频转换混频器3010提供的同相(i)及正交相位(q)等效基频信号。在一些实施例中，可以高数据速率(例如，8gb/秒)向dac3008提供数据，从而使得介电质波导106内数据传输的整体速率较高(例如，96gb/秒)。
多个qam调变元件3004a～3004c亦可分别包含经配置以产生高频率(例如，90ghz)下的振荡器输出信号sox(例如，正弦波)的本地振荡器3012。多个qam调变元件3004a～3004c内的本地振荡器3012经配置以产生具有不同频率的振荡器输出信号so1～so3。向正交分频器3014提供振荡器输出信号so1～so3，正交分频器3014经配置以按分频因数划分振荡器输出信号so1～so3的频率，以产生本地振荡器信号偏移90°。向升频转换混频器3010提供本地振荡器信号，升频转换混频器3010将i及q等效基频信号调变至本地振荡器信号上，借此升频转换i及q等效基频信号的频率。
升频转换混频器3010的输出由加法器3016组合以形成多个经调变输入信号。在一些实施例中，多个经调变信号分别具有图30b的星象图3038中所示的表示数据状态的相位(θ)及量值(r)。举例而言，第一经调变输入信号可具有对应于第一数据状态的第一相位及振幅组合，第二经调变输入信号可具有对应于第二数据状态的第二相位及振幅组合等。在一些实施例中，多个qam调变元件3004a～3004c经配置以产生差分调变信号sinx+及sinx-(其中x＝1、2、3)，sinx+与sinx-之间具有180°差异。
在一些实施例中，可在多个经调变信号由第一耦合元件2706接收之前向一或多个放大元件提供多个经调变信号。由于损失随着频率增加，故可由控制单元3020操作放大元件以施加调整多个qam调变元件3004a～3004c中的个别qam调变元件所产生的多个经调变信号的振幅的不同增益，以补偿不同频带的通道损失。举例而言，最低频带中的经调变信号可借由比较高频带中的经调变信号更小的增益来放大。在一些实施例中，放大元件可包含布置在升频转换混频器3010的下游的放大器3018。在其他实施例(未绘示)中，放大元件可包含布置在升频转换混频器3010的上游的放大元件。
耦接至多频带qam接收元件3022的第二耦合元件2708经配置以自介电质波导106接收多个经调变信号。多频带qam接收元件3022包含多个qam解调元件3024a～3024c。多个qam解调元件3024a～3024c分别包含降频转换混频器3028，降频转换混频器3028经配置以基于本地振荡器3032a～3032c及正交分频器3034所产生的本地振荡器信号so1～so3解调自分离器3026接收的多个经调变信号中的一个经调变信号。类比数位转换器(analog-to-digitalconverter；adc)3030经配置以将降频转换混频器3028的输出转换成向数位信号处理器3036提供的数位信号。在一些实施例中，滤波器元件(例如，带通滤波器)(未绘示)可位于降频转换混频器3028的下游。滤波器元件经配置以移除所接收信号的处于对应于解调元件的时脉信号的频带外部的分量。
图31绘示具有在操作上耦接至经整合介电质波导的多频带qam(正交振幅调变)传输元件及接收元件的整合式芯片3100的方块图的三维(3d)视图的一些实施例。
整合式芯片3100包含多频带传输元件3102，多频带传输元件3102具有第一qam调变元件3104a、第二qam调变元件3104b及第三qam调变元件3104c。第一qam调变元件3104a经配置以产生第一差分调变输入信号sin1+及sin1-。第二qam调变元件3104b经配置以产生第二差分调变输入信号sin2+及sin2-。第三qam调变元件3104c经配置以产生第三差分调变输入信号sin3+及sin3-。
多频带传输元件3102借由第一多个差分驱动电路3110耦接至多个上部传输电极3106a～3106e(布置在介电质波导106上方)及耦接至多个下部传输电极3108a～3108e(布置在介电质波导106下方)。第一多个差分驱动电路3110经配置以驱动多个上部传输电极3106a～3106e中的一个上部传输电极及多个下部传输电极3108a～3108e中的一个下部传输电极。举例而言，第一多个差分驱动电路3110可分别包含第一晶体管及第二晶体管元件，第一晶体管具有耦接至第一差分调变输入信号(例如，sin2+)的第一栅极及耦接至多个上部传输电极3106a～3106e中的一个上部传输电极的第一漏极，第二晶体管元件具有耦接至第二差分调变输入信号(例如，sin2-)的第二栅极及耦接至多个下部传输电极3108a～3108e中的一个下部传输电极的第二漏极。在一些实施例中，多个上部传输电极3106a～3106e与彼此电气隔离，且多个下部传输电极3108a～3108e与彼此电气隔离。
多个上部传输电极3106a～3106e包含耦接至第一qam调变元件3104a的第一组传输电极3108c、耦接至第二qam调变元件3104b的第二组传输电极3108b及3108d，及耦接至第三qam调变元件3104c的第三组传输电极3108a及3108e。在一些实施例中，第一组传输电极、第二组传输电极或第三组传输电极中之一或多个可包含多个传输电极。在一些实施例中，第一组传输电极、第二组传输电极及第三组传输电极以对称配置来布置。举例而言，第一组传输电极可包含中心电极，第二组传输电极可包含围绕中心电极的电极，且第三组传输电极可包含最外部电极。在一些实施例中，第一组传输电极、第二组传输电极及第三组传输电极以取决于相关联qam调变元件的载波频率的配置来布置。举例而言，第一qam调变元件3104a可产生最低频带中的经调变信号，第二qam调变元件3104b可产生中间频带中的经调变信号，且第三qam调变元件3104c可产生最高频带中的经调变信号。在一些实施例中，经配置以产生最低频带中的经调变信号的qam调变元件可耦接至一组比经配置以产生较高频带中的经调变信号的qam调变元件更少的电极。
整合式芯片3100亦包含多频带接收元件3118，多频带接收元件3118具有第一qam解调元件3120a、第二qam解调元件3120b及第三qam解调元件3120c。在一些实施例中，多频带接收元件3118借由第二多个差分驱动电路3116耦接至多个上部接收电极3112a～3112e(布置在介电质波导106上方)及耦接至多个下部接收电极3114a～3114e(布置在介电质波导106下方)。第二多个差分驱动电路3116分别包含第一晶体管及第二晶体管元件，第一晶体管具有耦接至多个上部接收电极3112a～3112e中的一个上部接收电极的第一栅极及耦接至多频带接收元件3118的第一漏极，第二晶体管元件具有耦接至多个下部接收电极3114a～3114e中的一个下部接收电极的第二栅极及耦接至多频带接收元件3118的第二漏极。
多个上部接收电极3112a～3112e包含耦接至第一qam解调元件3120a的第一组接收电极3112c、耦接至第二qam解调元件3120b的第二组传输电极3112b及3112d，及耦接至第三qam解调元件3120c的第三组传输电极3112a及3112e。在一些实施例中，第一组传输电极、第二组传输电极及第三组传输电极沿着介电质波导106以第一组接收电极、第二组接收电极及第三组接收电极的镜像布置。在一些实施例中，多个上部接收电极3112a～3112e与彼此电气隔离，且多个下部接收电极3114a～3114e与彼此电气隔离。
第二多个差分驱动电路3116经配置以产生对应于差分调变输入信号sinx+及sinx-(其中x＝1、2、3)的多个差分调变输出信号soutx+及soutx-(其中x＝1、2、3)。举例而言，差分驱动电路3116经配置以产生对应于经调变输入信号sin1+及sin1-的差分调变输出信号sout1+及sout1-。自差分驱动电路3116向第一qam解调元件3120a提供差分调变输出信号sout1+及sout1-，自差分驱动电路3116向第二qam解调元件3120b提供差分调变输出信号sout2+及sout2-，且自差分驱动电路3116向第三qam解调元件3120c提供差分调变输出信号sout3+及sout3-。
图32绘示形成包含耦接至经整合介电质波导的多频带传输元件及接收元件的整合式芯片的方法3200的一些实施例的流程图。
在3202处，在基板内形成包含多个相位调变元件的多频带传输元件。多个相位调变元件经配置以产生不同频率范围下的多个经调变信号。
在3204处，在基板内形成包含多个相位解调元件的多频带接收元件。多个相位解调元件经配置以解调多个经调变信号。
在3206处，在第一ild层中的第一多个开口内形成第一金属材料，以形成第一通孔层。第一通孔层包含接触多个相位调变元件及多个相位解调元件的多个通孔。
在3208处，在覆盖第一ild层的第二ild层内形成的第二多个屏蔽元件开口及第一多个金属线沟槽内形成第二金属材料。在多个屏蔽元件开口内形成第二金属材料形成包含第二ild层内的平行布置的多个接地金属线的屏蔽元件。
在3210处，在第三ild层内的下部电极开口内形成第三金属材料，以形成一或多个下部传输电极及一或多个下部接收电极。多个相位调变元件耦接至一或多个下部传输电极中的至少一个下部传输电极。多个相位解调元件耦接至一或多个下部接收电极中的至少一个下部接收电极。
在3212处，覆盖第三ild层的第四ild层经图案化以形成介电质波导开口。介电质波导开口具有覆盖多个下部传输电极的第一末端及覆盖多个下部接收电极的第二末端。
在3214处，在介电质波导开口内形成介电材料，以在第四ild层内形成介电质波导。介电材料的介电常数比周围ild层的介电常数更大。
在3216处，第四ild层经图案化以在第四ild层内形成第二多个通孔。
在3218处，在第二多个通孔内形成第四金属材料。
在3220处，在覆盖第四ild层的第五ild层内的上部电极开口内形成第五金属材料，以形成一或多个上部传输电极及一或多个上部接收电极。多个相位调变元件耦接至一或多个上部传输电极中的至少一个上部传输电极。多个相位解调元件耦接至一或多个上部接收电极中的至少一个上部接收电极。
因此，本揭示内容系关于包含耦接至经整合介电质波导的多频带传输元件及接收元件的整合式芯片。
在一些实施例中，本揭示内容系关于一整合式芯片。整合式芯片包含设置在一基板上方的一层间介电结构内的一介电质波导。具有多个相位调变元件的一多频带传输元件经配置以产生不同频带中的多个经调变信号。多个传输电极位于沿着介电质波导的第一侧且分别经配置以将多个经调变信号中的一个经调变信号耦合至介电质波导中。
在一些实施例中，整合式芯片进一步包含多个本地振荡器。该多个本地振荡器经配置以产生具有不同频率的多个振荡器信号且经配置以分别向该多个相位调变元件中的不同相位调变元件提供该多个振荡器信号中的不同振荡器信号。
在一些实施例中，整合式芯片进一步包含多个放大元件以及一控制单元。控制单元经配置以操作该多个放大元件以分别调整该多个经调变信号中的一个经调变信号的一振幅量。该量取决于该经调变信号的一频带。
在一些实施例中，该多个传输电极彼此电气隔离。
在一些实施例中，介电质波导具有一锥形末端。锥形末端的一宽度自一第一宽度连续减小至一第二更窄宽度。多个传输电极跨越锥形末端。
在一些实施例中，整合式芯片进一步包含多个接收电极以及一多频带接收元件。多个接收电极定位沿着介电质波导的第一侧且分别经配置以将该多个经调变信号中的一个经调变信号耦合出介电质波导。多频带接收元件具有多个相位解调元件。该多个相位解调元件经配置以自该多个接收电极接收该等经调变信号。
在一些实施例中，多频带传输元件包含耦接至一第一组传输电极的一第一相位调变元件、耦接至一第二组传输电极的一第二相位调变元件及耦接至一第三组传输电极的一第三相位调变元件。该多频带接收元件包含耦接至一第一组接收电极的一第一相位解调元件、耦接至一第二组接收电极的一第二相位解调元件及耦接至一第三组接收电极的一第三相位解调元件。
在一些实施例中，第一组传输电极、第二组传输电极及第三组传输电极沿着介电质波导与第一组接收电极、第二组接收电极及第三组接收电极呈一镜像布置。
在一些实施例中，第一组传输电极、第二组传输电极或第三组传输电极中的一或多个包括位于沿着介电质波导的一第一侧的多个传输电极。
在一些实施例中，该多个相位调变元件经配置以产生一第一经调变信号及一第二经调变信号。第一经调变信号由介电质波导传输在一第一频率范围下。第二经调变信号由该介电质波导传输在与第一频率范围分离的一第二频率范围下。
在一些实施例中，整合式芯片进一步包含多个差分驱动电路。该多个差分驱动电路分别经配置以自该多个相位调变元件中的一个相位调变元件接收第一输入信号及第二输入信号且以产生多个差分信号。该多个差分驱动电路各自经配置以向该多个传输电极中的一个传输电极及沿着该介电质波导的一第二侧布置的一第二多个传输电极中的一个传输电极提供该多个差分信号中的一个差分信号。
在其他实施例中，本揭示内容系关于一整合式芯片。整合式芯片包含设置在一基板上方的一层间介电结构内的一介电质波导。一第一相位调变元件耦接至位于沿着介电质波导的一第一侧的一第一传输电极。第一相位调变元件经配置以产生一第一频率范围中的一第一经调变信号。第一传输电极经配置以将第一经调变信号耦合至介电质波导中。一第二相位调变元件耦接至位于沿着介电质波导的第一侧的一第二传输电极。第二相位调变元件经配置以产生一第二频率范围中的一第二经调变信号。第二传输电极经配置以将第二经调变信号耦合至介电质波导中。
在一些实施例中，第一传输电极与第二传输电极电气隔离。
在一些实施例中，介电质波导具有一锥形末端。锥形末端的一宽度自一第一宽度连续减小至一第二更窄宽度。第一传输电极及第二传输电极跨越锥形末端。
在一些实施例中，整合式芯片进一步包含一第一相位解调元件以及一第二相位解调元件。第一相位解调元件耦接至位于沿着介电质波导的第一侧的一第一接收电极且经配置以接收第一经调变信号。第二相位解调元件耦接至位于沿着介电质波导的第一侧的一第二接收电极且经配置以接收第二经调变信号。
在一些实施例中，第一相位调变元件包含一第一本地振荡器。第一本地振荡器经配置以产生一第一频率下的一第一振荡器信号。第二相位调变元件包含一第二本地振荡器。第二本地振荡器经配置以产生不同于第一频率的一第二频率下的一第二振荡器信号。
在一些实施例中，整合式芯片进一步包含多个放大元件以及一控制单元。控制单元经配置以依据操作该多个放大元件分别调整第一经调变信号及第二经调变信号的一振幅量。该量取决于第一经调变信号及第二经调变信号的频带。
在其他实施例中，本揭示内容系关于形成经整合介电质波导的方法。方法包含：在基板内形成包含多个相位调变元件的多频带传输元件，其中多个相位调变元件经配置以产生不同频带中的多个经调变信号。方法进一步包含：在基板内形成包含多个相位解调元件的多频带接收元件，其中多个相位解调元件经配置以解调多个经调变信号。方法进一步包含：在覆盖基板的层间介电(ild)结构内形成介电质波导。方法进一步包含：沿着介电质波导的侧形成一或多个传输电极，其中一或多个传输电极经配置以将多个经调变信号耦合至介电质波导中。方法进一步包含：沿着介电质波导的侧形成一或多个接收电极，其中一或多个接收电极经配置以自介电质波导去耦多个经调变信号。
在一些实施例中，方法进一步包含：调整该多个经调变信号中的一个经调变信号的一振幅量，该量取决于该经调变信号的一频带。
在一些实施例中，该多个相位调变元件经配置以产生一第一经调变信号及一第二经调变信号。第一经调变信号在一第一频率范围下由介电质波导传输。第二经调变信号在与第一频率范围分离的一第二频率范围下由介电质波导传输。
上文概括若干实施例的特征，以便熟习此项技术者可更好地理解本揭示内容的态样。熟习此项技术者应了解，可容易地将本揭示内容用作设计或修改用于执行与本文介绍的实施例相同的目的及/或达成相同的优点的其他工艺及结构的基础。熟习此项技术者亦应意识到，此些等效结构并不脱离本揭示内容的精神及范畴，且熟习此项技术者可在不脱离本揭示内容的精神及范畴的情形下对本文进行各种改变、替代及变更。