本公开涉及半导体技术领域，具体地，涉及一种不含有机物的低温芯片贴装方法及芯片贴装结构。
背景技术：
芯片贴装(dieattach)是半导体器件制程的关键步骤之一。近些年来，ic器件的集成度不断增加，器件整体体积趋于减小，带来更高的能量密度以及更严峻的热管理问题；功率半导体器件的功率容量亦不断增大，并越来越多地被要求用于300℃以上的严苛工作场合；随着sic基、gan基等新一代半导体器件的研发和应用，为充分发挥此类宽禁带半导体优异的材料特性，进一步提升芯片工作结温和器件功率密度仍然是今后的发展趋势。而传统的低熔点铅基芯片贴装材料显然无法满足器件在更高温度和更高能量密度下的使用要求。
为提高半导体器件/模块在高温下的性能表现，需要突破现有贴装材料高温服役性能不足的瓶颈。另一方面，过高的芯片贴装温度既会对半导体模块中的某些温度敏感器件造成潜在损伤，又会因连接材料与基底的热膨胀系数不同而造成较大的残余应力，影响连接层的力学性能。因而，研究人员致力于开发能同时满足低温连接和高温服役要求的芯片贴装材料和/或贴装方法。
目前而言，可实现低温连接高温服役的芯片贴装主流技术路线有：低温瞬时液相扩散连接技术以及微纳颗粒焊膏低温烧结技术。对于低温瞬时液相扩散连接技术，其需要较长的连接和后处理时间进行连接组织的均匀化，并且易在接头中形成硬脆的金属间化合物，影响器件的长期使用性能。
而对于微纳颗粒焊膏连接技术，相较于低温瞬时液相扩散连接技术具有焊接时间短、接头中脆性相少等优点，并且在高温下表现出比传统贴装材料更为优异的导电、导热和机械性能，在实际中已经有所应用。然而，微纳颗粒焊膏技术需要使用多种有机物作为微纳颗粒的分散剂(例如油脂、聚丙烯酸等)、粘结剂(例如聚乙烯醇、蜡等)、稀释剂(例如松油醇等)，这些有机物的存在对芯片贴装过程及接头性能具有较多的负面作用：在芯片贴装过程中，需要额外的时间用于焊膏中有机物的挥发，且焊膏中有机物显著的分解过程一般需在一定温度以上方可进行(一般至少180℃)，这限制了芯片贴装温度的进一步降低。在贴装后，焊膏中靠近芯片中心的有机物因难以到达芯片边缘分解逸出而残留在接头当中，对于大面积(10*10mm2以上)的芯片贴装，有机物的残留就更为明显。由于有机物本身不导电，且导热性和力学性能差，这些有机物的存在会降低接头的导电性、导热性以及力学性能。由于焊膏中有机物对于芯片贴装的种种不利影响，亟需一种无有机物的低温芯片贴装方法及相应的芯片贴装结构。
技术实现要素：
本公开的目的是提供一种不含有机物的低温芯片贴装方法及芯片贴装结构，本公开芯片贴装方法可实现贴装结构的低温连接和高温服役，并且在烧结过程中和烧结后形成的贴装结构中均不存在有机物，消除有机物对于芯片贴装过程和贴装结构整体性能的不利影响。
为了实现上述目的，本公开提供一种不含有机物的低温芯片贴装方法，该方法包括：在芯片的表面沉积连接层，将芯片通过所述连接层与待连接件贴装；或者在待连接件的表面沉积所述连接层，将待连接件通过所述连接层与芯片贴装；或者在芯片和待连接件的表面均沉积所述连接层，将待连接件通过所述连接层与芯片贴装；其中，所述连接层包括纯金属颗粒和/或合金颗粒，包括或不包括陶瓷颗粒，不包括有机物；所述纯金属颗粒、合金颗粒和陶瓷颗粒的尺寸各自为1纳米～50微米。
可选的，所述待连接件为陶瓷基板、引线框架、印制电路板或条带。
可选的，所述纯金属颗粒、合金颗粒和陶瓷颗粒各自为选自球形颗粒、线状颗粒、片状颗粒、多面体型颗粒和无规则颗粒中的至少一种。
可选的，所述球形颗粒的粒径为1纳米～50微米；所述线状颗粒的线径为1纳米～50微米，长度为1纳米～50微米；所述片状颗粒的厚度为1纳米～50微米，长度为1纳米～50微米；所述多面体型颗粒的最长边的长度为1纳米～50微米。
可选的，所述连接层为絮状、团簇状、多孔状或薄膜状。
可选的，所述连接层的厚度为1～1000微米，孔隙率为0～95％。
可选的，所述纯金属颗粒的材料为铜、铝、钛、镍、银、金、锡或铟，所述合金颗粒的材料为选自铜、铝、钛、镍、银、金、锡和铟中的至少两种，所述陶瓷颗粒的材料为选自氧化硼、二氧化硅、氧化铝、氧化镁、氧化锆、氮化硅、氮化铝、氮化镓、氮化硼、氮化钛、碳化硼、碳化硅、碳化钛和硼化钛中的至少一种；其中，块体熔点在600℃以上的金属元素占所述连接层总重量的50重量％以上。
可选的，所述沉积的方式为选自脉冲激光沉积、分子束外延、磁控溅射、离子镀、真空蒸镀、化学气相沉积、电镀、模板法中的至少一种。
可选的，所述贴装使所述连接层内部颗粒之间的连接界面、连接层与所述待连接件之间的连接界面、以及所述连接层与芯片之间的连接界面形成冶金结合，形成手段为选自固相烧结、液相烧结、钎焊和扩散焊中的至少一种。
可选的，所述贴装的温度为室温～400℃，压力为0～100兆帕。
本公开还提供一种芯片贴装结构，包括芯片、待连接件以及贴装在所述芯片和待连接件之间的连接层；其中，所述连接层包括纯金属颗粒和/或合金颗粒，包括或不包括陶瓷颗粒，不包括有机物；所述纯金属颗粒、合金颗粒和陶瓷颗粒的尺寸各自为1纳米～50微米。
可选的，所述待连接件为陶瓷基板、引线框架、印制电路板或条带。
可选的，所述纯金属颗粒、合金颗粒和陶瓷颗粒各自为选自球形颗粒、线状颗粒、片状颗粒、多面体型颗粒和无规则颗粒中的至少一种。
可选的，所述球形颗粒的粒径为1纳米～50微米；所述线状颗粒的线径为1纳米～50微米，长度为1纳米～50微米；所述片状颗粒的厚度为1纳米～50微米，长度为1纳米～50微米；所述多面体型颗粒的最长边的长度为1纳米～50微米。
可选的，所述纯金属颗粒的材料为铜、铝、钛、镍、银、金、锡或铟，其纯度在99重量％以上，所述合金颗粒的材料为选自铜、铝、钛、镍、银、金、锡和铟中的至少两种，所述陶瓷颗粒的材料为选自氧化硼、二氧化硅、氧化铝、氧化镁、氧化锆、氮化硅、氮化铝、氮化镓、氮化硼、氮化钛、碳化硼、碳化硅、碳化钛和硼化钛中的至少一种；其中，块体熔点在600℃以上的金属元素占所述连接层总重量的50重量％以上。
本公开采用由微纳米颗粒组成的连接件进行贴装芯片和待连接件，由于小尺寸效应和表面效应，可降低连接温度，实现低温连接；另外由于构成连接层的主要成分为高熔点金属，在经过合适的工艺贴装后，已经形成冶金结合的贴装结构接头具备一定的块体金属的性质，因而具有良好的高温服役性能；同时，由于微纳米结构连接层并不包含焊膏或有机物，因而相比于焊膏法芯片贴装能够进一步缩短焊接时间，降低焊接温度，减少接头的孔隙率，从而提高接头的导电性、导热性及力学性能。采用沉积技术制备得到的微纳米结构连接层具有精确可控、整齐均一的边界尺寸，不会出现焊膏法芯片贴装过程中焊膏外溢的现象，保障了工艺稳定性；同时可通过掩膜实现微纳米结构连接层的图形化沉积，提高了本公开的适用性。
本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是本公开方法第一种具体实施方式的流程示意图(向下箭头表示加压，波浪线表示加热，下同)。
图2是本公开实施例1得到的由纳米颗粒组成的连接层的扫描电镜图(sem)。
图3是本公开方法第二种具体实施方式的流程示意图。
图4是本公开方法第三种具体实施方式的流程示意图。
图5是本公开方法第四种具体实施方式的流程示意图。
图6是本公开方法第五种具体实施方式的流程示意图。
附图标记说明
1芯片2覆铜陶瓷基板3银纳米颗粒
4铜银合金纳米颗粒5锡纳米颗粒6陶瓷纳米颗粒
7条带
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
现有低温芯片贴装方法所采用的连接材料含有较多的有机物，有机物在贴装时需要足够的温度和时间才能去除，且贴装完成后的贴装结构中仍会残留有一定有机物，从而影响贴装结构整体的导电性、导热性和力学性能。为此，本公开提供一种不含有机物的低温芯片贴装方法，该方法包括：在芯片的表面沉积连接层，将芯片通过所述连接层与待连接件贴装；或者在待连接件的表面沉积所述连接层，将待连接件通过所述连接层与芯片贴装；或者在芯片和待连接件的表面均沉积所述连接层，将待连接件通过所述连接层与芯片贴装；其中，所述待连接件可以是陶瓷基板、引线框架、印制电路板、条带。在贴装之前，所述连接层为具有一定孔隙率的薄膜，该薄膜由纯金属颗粒和/或合金颗粒组成，包括或不包括陶瓷颗粒，不包括有机物；所述纯金属颗粒、合金颗粒和陶瓷颗粒的尺寸各自为1纳米～50微米，优选为1纳米～500纳米。在贴装完成后，所述连接层中的颗粒和颗粒之间及颗粒和待连接表面形成具有冶金结合的接头。
采用本公开低温芯片贴装方法进行芯片贴装，在贴装过程和贴装完成后的贴装结构中均不含有有机物，能够避免有机物对贴装过程和贴装结构整体性能的不利影响，而且采用沉积方法沉积的连接层尺寸精确可控，并可实现图形化沉积。
本公开连接层为具有一定孔隙率的薄膜，薄膜由颗粒构成，可以是一种颗粒，也可以是多种颗粒，例如单独纯金属颗粒，纯金属颗粒与合金颗粒，以及纯金属颗粒与陶瓷颗粒等。陶瓷颗粒可以调整连接层的热膨胀系数，改善连接层与待连接件热膨胀系数的匹配程度，提高贴装结构的热可靠性。纯金属、合金和陶瓷及其材料是本领域技术人员所熟知的，例如，所述纯金属颗粒的材料可以为铜、铝、钛、镍、银、金、锡或铟，所述合金颗粒的材料可以为选自铜、铝、钛、镍、银、金、锡和铟中的至少两种，所述陶瓷颗粒的材料可以为选自氧化硼、二氧化硅、氧化铝、氧化镁、氧化锆、氮化硅、氮化铝、氮化镓、氮化硼、氮化钛、碳化硼、碳化硅、碳化钛和硼化钛中的至少一种，本领域技术人员也可以采用其它材料，本公开不再赘述。其中，熔点在600℃以上的金属元素优选占所述连接层总重量的50重量％以上，有利于提高贴装结构的高温服役性能。金属元素的熔点是指块状金属单质的熔点，例如铜的熔点为1083.4℃。
本公开中术语“颗粒”是指在1纳米～50微米范围内具有特定形状的几何体，例如，所述纯金属颗粒、合金颗粒和陶瓷颗粒各自为选自球形颗粒、线状颗粒、片状颗粒、多面体型颗粒和无规则颗粒中的至少一种，所述无规则颗粒是指多种形状颗粒的结合体，从而难以用一种单一的形状进行描述。
本公开中“颗粒的尺寸”是指颗粒的大小，例如球形颗粒的直径，线状颗粒的长度和线径，片状颗粒的厚度和长度等，本公开对颗粒尺寸的具体数值并无特殊限制，只要在1纳米～50微米范围内即可，例如，所述球形颗粒的粒径(直径)可以为1纳米～50微米；所述线状颗粒的线径(直径)可以为1纳米～50微米，长度可以为1纳米～50微米；所述片状颗粒的厚度可以为1纳米～50微米，长度可以为1纳米～50微米；所述多面体型颗粒的最长边的长度可以为1纳米～50微米。
根据本公开，所述连接层通过沉积的方式附着在芯片和待连接件的表面，所述待连接件可以为陶瓷基板、引线框架、印制电路板、条带，所述沉积的方式是本领域技术人员所熟知的，例如可以为选自脉冲激光沉积、分子束外延、磁控溅射、离子镀、真空蒸镀、化学气相沉积、电镀、化学湿法和模板法中的至少一种。根据沉积的方法和条件的不同，连接层的形貌也不同，例如，所述连接层可以为絮状、团簇状、多孔状或薄膜状，连接层的厚度可以为1～1000微米，孔隙率可以为0～95％。
根据本公开，术语“贴装”是指一定气氛中，藉由外界能量输入在一定的温度和压力下，经过一定时间实现待贴装面之间的冶金结合，即使芯片与连接层之间、连接层内的颗粒之间以及待连接件与连接层之间通过原子间的成键作用结合在一起。冶金结合形成的手段可以为选自固相烧结、液相烧结、钎焊和扩散焊中的至少一种。例如在温度为室温～400℃，压力为0～100兆帕，氩气、氦气、氮气、氢气、氧气或二氧化碳气氛，气压在10-4pa～大气压之间的条件下将连接层按压在芯片或待连接件上，保温时间可以为1～240分钟，以完成贴装。
本公开还提供一种芯片贴装结构，包括芯片、待连接件以及在贴装所述芯片和基底之间的连接层；其中，所述待连接件可以是陶瓷基板、引线框架、印制电路板、条带。在贴装之前，所述连接层为具有一定孔隙率的薄膜，薄膜由纯金属颗粒和/或合金颗粒组成，包括或不包括陶瓷颗粒，不包括有机物；所述纯金属颗粒、合金颗粒和陶瓷颗粒的尺寸各自为1纳米～50微米，优选为1纳米～500纳米。在贴装完成后，所述连接层中的颗粒和颗粒之间及颗粒和待连接表面形成冶金结合。
本公开连接层为具有一定孔隙率的薄膜，薄膜由颗粒构成，可以是一种颗粒，也可以是多种颗粒，例如单独纯金属颗粒，纯金属颗粒与合金颗粒，以及纯金属颗粒与陶瓷颗粒等。陶瓷颗粒可以调整连接层的热膨胀系数，改善连接层与待连接件热膨胀系数的匹配程度，提高贴装结构的热可靠性。金属、合金和陶瓷及其材料是本领域技术人员所熟知的，例如，所述金属颗粒的材料可以为铜、铝、钛、镍、银、金、锡或铟，所述合金颗粒的材料可以为选自铜、铝、钛、镍、银、金、锡和铟中的至少两种，所述陶瓷颗粒的材料可以为选自氧化硼、二氧化硅、氧化铝、氧化镁、氧化锆、氮化硅、氮化铝、氮化镓、氮化硼、氮化钛、碳化硼、碳化硅、碳化钛和硼化钛中的至少一种，本领域技术人员可以采用其它材料，本公开不再赘述。其中，熔点在600℃以上的金属元素优选占所述连接层总重量的50重量％以上。金属元素的熔点是指块状金属单质的熔点，例如铜的熔点为1083.4℃。
本公开中术语“颗粒”是指在1纳米～50微米范围内具有特定形状的几何体，例如，所述纯金属颗粒、合金颗粒和陶瓷颗粒各自为选自球形颗粒、线状颗粒、片状颗粒、多面体型颗粒和无规则颗粒中的至少一种，所述无规则颗粒是指多种形状颗粒的集合体，从而难以用一种单一的形状进行描述。
本公开中“颗粒的尺寸”是指颗粒的大小，例如球形颗粒的直径，线状颗粒的长度和线径，片状颗粒的厚度和长度等，本公开对颗粒尺寸的具体数值并无特殊限制，只要在1纳米～50微米范围内即可，例如，所述球形颗粒的粒径可以为1纳米～50微米；所述线状颗粒的线径可以为1纳米～50微米，长度可以为1纳米～50微米；所述片状颗粒的厚度可以为1纳米～50微米，长度可以为1纳米～50微米；所述多面体型颗粒的最长边的长度可以为1纳米～50微米。
下面将通过实施例来进一步说明本公开，但是本公开并不因此而受到任何限制。
本公开实施例中扫描电镜的测试条件为：德国zeissevoma10，加速电压15kv。
实施例1
如图1所示，采用超快脉冲激光沉积的技术在芯片1的底面沉积由银纳米颗粒3构成的连接层。具体为：采用银靶材，脉冲宽度10ps，平均功率60w，脉冲频率3mhz，在1pa氩气的工作气压下沉积40分钟，得到由银纳米颗粒3构成的连接层。连接层厚度为45μm，孔隙率25％。如图2所示为贴装前连接层的俯视sem图，构成连接层的银纳米颗粒为球形，直径分布在10nm-300nm之间。将沉积有银纳米颗粒3连接层的芯片1的底面同覆铜陶瓷基板2的上表面互相贴合。采用贴装温度200℃，贴装压力5mpa，贴装时间20分钟进行固相烧结，冷却至室温后，得到形成冶金结合的芯片贴装结构。
若采用银纳米颗粒和有机物组成的焊膏进行芯片贴装，为避免有机物在烧结时一次性大量挥发造成芯片错动(无压烧结时)和有机物的逸出困难(加压烧结时)，一般需要在250℃以下将焊膏预烘干40min以上，使一部分有机物提前分解逸出；同时，若要保证焊膏中具有高分解温度的有机物能够充分逸出，最终的烧结温度亦不能过低，一般需在280℃以上。因而，采用本公开提供的低温芯片贴装方法，能够进一步降低烧结温度，缩短整个烧结过程的时间。且在烧结过程中和烧结后形成的贴装结构中均不存在有机物，所以能够避免有机物的存在对贴装结构整体性能的不利影响，同时减少高温烧结对芯片和待连接件的影响。
实施例2
如图3所示，采用超快脉冲激光沉积的方式在覆铜陶瓷基板2的上表面沉积由银铜合金纳米颗粒4构成的连接层。具体为：将靶材换成银铜合金靶，激光脉冲宽度10ps，平均功率60w，脉冲频率3mhz，在10pa氩气的工作气压下沉积45分钟，得到由银铜合金纳米颗粒4构成的连接层。连接层厚度为40μm，孔隙率55％，构成连接层的纳米颗粒为球形，直径分布在10nm-550nm之间，铜银合金纳米颗粒中铜含量为30重量％。将沉积有银铜合金纳米颗粒4连接层的覆铜陶瓷基板2的上表面同芯片1底面互相贴合。在氮气气氛下，采用贴装温度300℃，贴装压力5mpa，贴装时间30分钟，冷却至室温后，得到形成冶金结合的芯片贴装结构，贴装接头中铜元素的存在有利于提高接头的抗电迁移性能。
实施例3
如图4所示，采用超快脉冲激光沉积的方式在芯片1的底面和覆铜陶瓷基板2的上表面沉积由银纳米颗粒3和锡纳米颗粒5构成的连接层。具体为：将靶材换成银靶和锡靶，激光脉冲宽度10ps，平均功率30w，脉冲频率3mhz，在10pa氩气的工作气压下沉积50分钟，得到由银纳米颗粒3和锡纳米颗粒5构成的连接层。连接层厚度为35μm，孔隙率40％，构成连接层的银纳米颗粒3和锡纳米颗粒5均为球形，直径分布在10nm-700nm之间，连接层中银含量为70重量％。将沉积有银、锡纳米颗粒连接层的芯片1的底面和覆铜陶瓷基板2的上表面互相贴合。在氮气气氛下，采用贴装温度180℃，贴装压力1mpa，贴装时间15分钟。由于块体锡的熔点(232℃)远低于块体银(962℃)，在贴装过程中，锡纳米颗粒发生熔融或塑性流动，有利于填充连接层内的孔隙，促进烧结、扩散和冶金反应的进行。冷却至室温后，得到形成冶金结合的芯片贴装结构。
实施例4
如图5所示，采用超快脉冲激光沉积的方式在芯片1的底面沉积由银纳米颗粒3和陶瓷纳米颗粒6构成的连接层。具体为：将靶材换成银靶和陶瓷靶(sic)，激光脉冲宽度10ps，平均功率60w，脉冲频率300khz，在10pa氩气的工作气压下沉积45分钟，得到由银纳米颗粒3和陶瓷纳米颗粒6构成的连接层。连接层厚度为40μm，孔隙率35％，构成连接层的纳米颗粒均为球形，直径分布在10nm-500nm之间，连接层中银含量为80重量％。将沉积有银、陶瓷纳米颗粒连接层的芯片1的底面及覆铜陶瓷基板2的上表面互相贴合。采用贴装温度300℃，贴装压力10mpa，贴装时间30分钟进行固相烧结，冷却至室温后，得到形成冶金结合的芯片贴装结构，贴装接头中陶瓷增强颗粒的存在有助于通过第二相强化、调节接头线胀系数等作用提升接头的综合力学性能。
实施例5
如图6所示，采用超快脉冲激光沉积的技术在芯片1的顶面和覆铜陶瓷基板2的上表面沉积由银纳米颗粒3构成的连接层。具体为：采用银靶材，脉冲宽度10ps，平均功率60w，脉冲频率3mhz，在1pa氩气的工作气压下沉积40分钟，得到由银纳米颗粒3构成的连接层。连接层厚度为45μm，孔隙率40％。构成连接层的银纳米颗粒为球形，直径分布在10nm-300nm之间。将沉积有银纳米颗粒3连接层的覆铜陶瓷基板2的上表面同芯片1的底面互相贴合，将沉积有银纳米颗粒3连接层的芯片1的顶面与条带7互相贴合。采用贴装温度280℃，贴装压力10mpa，贴装时间30分钟进行固相烧结，冷却至室温后，得到形成冶金结合的芯片贴装结构。相比于引线键合中的引线，本实施例贴装结构中的条带除了可以降低封装电阻，还能降低热阻和封装电感，具有更高的额定电流能力和效率。
以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。
此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。