用于芯片封装的电极以及使用该电极的芯片封装结构的制作方法

本发明涉及封装电极，特别是用于芯片封装的电极以及使用该电极的芯片封装结构。

背景技术：

在功率芯片在应用时一方面需要良好的散热，另一方面在温度上升及下降循环或冲击等热疲劳测试时由于散热电极的热膨胀系数与芯片不匹配时将会使得芯片产生损伤而失效。

传统的芯片封装在芯片的两边焊接有两个铜电极，整体再采用陶瓷或塑封而成。由于铜的散热及导电均较好，但其热膨胀系数较高，在温度循环(-40℃-85℃)或温度冲击等热疲劳测试时很容易将芯片拉扯损伤。采用铜作为电极其散热与温度循环或温度冲击等热疲劳性能不能够兼容。因此，需要开发一种芯片封装电极，防止在温度循环过程中芯片损伤而失效。

技术实现要素：

本发明的目的是提供一种用于芯片封装的电极，以解决芯片在温度循环或温度冲击等热疲劳过程中被电极拉扯导致损伤的问题。

为实现以上目的，本发明提供一种用于芯片封装的电极，该电极包括：

第一基体材料，该第一基体材料的热膨胀系数范围为0-12×10^-6/℃；以及

第二基体材料，该第二基体材料为导电材料且该第二基体材料的热导率范围为60-600W/m﹒k；

其中该第一基体材料与该第二基体材料混合形成复合材料，或者该第一基体材料和该第二基体材料中的一者嵌设于另一者的一个或多个部位形成电极。

进一步，该电极的第一表面露出该第一基体材料以及该第二基体材料。

进一步，第一基体材料的至少一部分具有多孔连孔结构，该第二基体材料填充于该多孔连孔结构的孔中；或者第二基体材料的至少一部分具有多孔连孔结构，该第一基体材料填充于该多孔连孔结构的孔中。

进一步，该第一基体材料设置有至少一个凹坑或通孔，该第二基体材料设置在该凹坑或通孔中。

进一步，该第二基体材料设置有至少一个凹坑或通孔，该第一基体材料设置在该凹坑或通孔中。

进一步，该第一基体材料为金属材料或非金属材料

优选地，该金属材料为钼、钨、铁镍合金中的一种，或两种或两种以上形成的混合物。

优选地，该非金属材料为石墨、三氧化二铝陶瓷、氮化铝、氧化铍、碳化硅的一种，或两种或两种以上形成的混合物。

进一步，其特征在于该第二基体材料为铜、铝、银、金中的一种，或两种或两种以上形成的混合物，或为包括铜、铝、银、金中的一种或两种以上的复合材料。

进一步，该电极还包括金属层，该金属层覆盖该第一基体材料的外表面的至少一部分。

优选地,该金属层的材料为铜、银、金、铝或镍。

本发明还提供一种芯片封装结构，包括：

芯片；以及

一个或多个与该芯片连接的如上面所述的电极，其中该第一基体材料和该第二基体材料通过焊接层或导电连接物与芯片连接。

本发明的用于芯片封装的电极，采用热膨胀系数范围为0-12×10^-6/℃的第一基体材料以及热导率范围为60-600W/m﹒k的第二基体材料混合形成复合材料，或者该第一基体材料和该第二基体材料中的一者嵌设于另一者的一个或多个部位，通过上面的设置，第一基体材料和第二基体材料形成的电极整体表现出来的热膨胀系数与芯片的热膨胀系数接近，且具有较好的导电导热性，可以作为电极材料并同时在温度循环或温度冲击等热疲劳过程中不会将芯片拉扯而导致芯片损伤。

附图说明

图1是本发明的某些实施例的电极的微观图。

图2A是本发明的某些实施例的电极的俯视图。

图2B-D是本发明的某些实施例的多孔连孔结构的纵向剖面。

图3是本发明的另一实施例的电极的剖面图。

图4是本发明的另一实施例的电极的剖面图。

图5是本发明的另一实施例的电极的剖面图。

图6是本发明的另一实施例的电极的剖面图。

图7是本发明的另一实施例的电极的剖面图。

图8是本发明的某些实施例的芯片封装结构的剖面图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

在本发明的实施例中，用于芯片封装的电极包括热膨胀系数范围为0-12×10^-6/℃的第一基体材料以及热导率范围为60-600W/m﹒k的第二基体材料，该第一基体材料和该第二基体材料可以混合形成复合材料来做成电极。同样地，可以将该第一基体材料和该第二基体材料中的一者嵌设于另一者的一个或多个部位来做成电极。

本发明的用于芯片封装的电极，采用热膨胀系数范围为0-12×10^-6/℃的第一基体材料以及热导率范围为60-600W/m﹒k的第二基体材料混合形成复合材料，或者第一基体材料和第二基体材料中的一者嵌设于另一者的一个或多个部位，通过上面的设置，第一基体材料和第二基体材料形成的电极整体表现出来的热膨胀系数与芯片的热膨胀系数接近，且具有较好的导电导热性，可以作为电极材料并同时在温度循环过程中不会将芯片拉扯而导致芯片损伤。

具体地，参见图1，图1是本发明的某些实施例的电极的微观组织图，用于芯片封装的电极包括第一基体材料102和第二基体材料104，该第一基体材料102与该第二基体材料104混合形成复合材料做成电极。

同样地，在某些实施例中，可以将该第一基体材料和该第二基体材料中的一者嵌设于另一者的一个或多个部位形成电极，图2-7示出了本发明的用于芯片封装的电极的一些实施例。

参见图2，在某个实施例中，该第一基体材料102的至少一部分具有多孔连孔结构，该第二基体材料104填充于该多孔连孔结构的孔中。反过来，在某些实施例中，该第二基体材料的至少一部分具有多孔连孔结构，该第一基体材料填充于该多孔连孔结构的孔中。通过对第一基体材料或第二基体材料设置多孔连孔结构，再用第二基体材料或第一材料填充多孔连孔结构中的孔，可以调节整个电极的热膨胀系数，使得电极的整体热膨胀系数与芯片匹配，可以防止电极在温度循环过程中对芯片产生拉力而造成芯片损伤失效。

本文中的多孔连孔结构是指，该结构中的具有多个孔，这些孔中的至少一部分孔是上下贯通的，孔与孔之间可以相互贯通也可以相互隔开。参见图2B-D，图2B-D是本发明的某些实施例的多孔连孔结构的纵向剖面。如图2B所示，在某些实施例中，多孔结构20中的孔22从材料的顶面贯通到材料的底面。也就说，当第一基体材料具有多孔结构时，孔22从第一基体材料的顶面贯通到第一基体材料的底面，从而填充于孔22的第二基体材料也从第一基体材料的顶面贯通到第一基体材料的底面；反过来，当第一基体材料具有多孔结构也是如此，本领域的技术人员应该能够理解，在此不再赘述。在图2B中，各个孔22之间是不连通的。然而在某些实施例中，多个孔22中的两个孔22之间可以是连通的，如图2C所示。图2B和图2C中的孔的方向是大体上垂直，但是在某些实施例中，多孔结构20中的孔的形状可以不规则的，孔可以在材料中随意延伸，只要能够从材料的顶面延伸到底面即可，如图2D所示。

参见图3，在某些实施例中，该第一基体材料102设置有通孔110，该第二基体材料104设置在该通孔110中。通孔110的数量不限于一个，根据实际需要该通孔110的数量可以多于一个。该第一基体材料102上也不限于设置通孔，该第一基体材料102上可以设置一个或一个以上的凹坑，该第二基体材料104设置在该凹坑中。该第一基体材料102上还可以同时设置通孔和凹坑。可以根据实际情况设置不同数量的通孔和凹坑，从而调节电极的整体膨胀特性，降低电极对芯片产生的应力。

反过来，参见图4，在某些实施例中，该第二基体材料104设置有凹坑112，该第一基体材料102设置在该凹坑112中。凹坑112的数量不限于一个，根据实际需要该凹坑112的数量可以多于一个。同样，该第二基体材料104上也不限于设置通孔，该第二基体材料104上可以设置一个或一个以上的通孔，该第一基体材料102设置在该通孔中。该第二基体材料104上还可以同时设置通孔和凹坑。可以根据实际情况设置不同数量的通孔和凹坑，从而调节电极的整体膨胀特性，降低电极对芯片产生的应力。

在某些实施例中，该第一基体材料为金属材料或非金属材料。该金属材料可以为钼、钨、铁镍合金中的一种，或两种或两种以上形成的混合物。该非金属材料可以为石墨、三氧化二铝陶瓷、氮化铝、氧化铍、碳化硅的一种，或两种或两种以上形成的混合物。

在某些实施例中，该第二基体材料为铜、铝、银、金中的一种，或两种或两种以上形成的混合物，或为包括铜、铝、银、金中的一种或两种以上的复合材料。

参见图5-7，在某些实施例中，该电极还可以包括金属层，该金属层覆盖该第一基体材料的外表面的至少一部分。通过在基体的外表面覆盖金属层，可以进一步提高电极的导热性能，可以减少在温度循环过程中电极对芯片产生的应力。

参见图5，在某些实施例中，该金属层106覆盖该第一基体材料102的外侧壁。参见图6，在某些实施例中，该金属层106覆盖该第一基体材料102的整个外表面。参见图7，在某些实施例中，该金属层106将该第一基体材料102和第二基体材料104包覆在里面。在上面的实施例中，该金属层的材料可以为铜、银、金、铝或镍。

在某些实施例中，该电极的第一表面露出该第一基体材料以及该第二基体材料，该第一表面用于通过焊料层或导电连接物与芯片连接。当该电极还包括金属层或其他材料时，并且该电极的第一表面露出金属层或其他材料时，该电极通过金属层或或其他材料通过焊料层或导电连接物与芯片连接。

上面描述了本发明电极的各个实施例，这些实施例可以单独实施，或者不同实施例之间可以结合，如一个实施例中的提及材料可以用的另一个实施例中，同样一个实施例中的结构也可以与别的实施例的结构结合，本文的实施例仅仅用于举例，不应视为对本发明的限制。

本发明还提供一种芯片封装结构，包括：芯片；以及一个或多个与该芯片连接的如上面所述的电极，其中该第一基体材料和该第二基体材料通过焊接层或导电连接物与芯片连接。参见图8，在某些实施例中，芯片封装结构包括两个本发明实施例的电极和设置在两个电极之间的芯片202，其中每个电极包括第一基体材料102和设置于第一基体材料102的通孔110中的第二基体材料104，其中第一基体材料102和第二基体材料，通过焊料层204与芯片202连接。在其他的实施例中，该基体和该导电柱还可以通过导电连接物与该芯片连接。

应当理解的是，当该电极的第一表面露出该第一基体材料以及该第二基体材料时，该第一表面通过焊料层或导电连接物与芯片连接，该第一基体材料以及该第二基体材料与该芯片直接连接。当该电极还包括金属层或其他材料时，并且该电极的第一表面露出金属层或其他材料时，该电极通过金属层或或其他材料通过焊料层或导电连接物与芯片连接，该第一基体材料以及该第二基体材料与该芯片间接连接。

以上仅仅列出了采用上面提及的其中一些电极的芯片封装结构，但是封装结构可以使用上面提及的任意一种电极结构，在此不再赘述。

在某些实施例中，该芯片封装结构为TSS(Thyristor Surge Suppressor，晶闸管电涌抑制器)芯片封装结构，该TSS芯片封装结构包括TSS芯片，两个电极，其中一个电极与TSS芯片的上表面连接，另外一个电极与TSS芯片的下表面连接。两个电极分别通过焊料层与TSS芯片连接。同样，应当理解,本发明的芯片封装结构不限于TSS芯片封装结构，以上仅仅是举例说明，本发明的芯片封装结构还可以是任意的半导体芯片的封装结构。该芯片封装结构中的芯片可以是由硅、锗、砷化镓等基础芯片材料制成的半导体芯片。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。