本发明涉及半导体制造技术领域，尤其涉及一种集成光伏充电，及存储器件结构及其制备方法自供电电子器件结构及其制备方法。
背景技术：
随着半导体技术的日新月异，应用于集成电路中的超低功耗芯片得到快速发展，尤其是当前诸如物联网及可穿戴智能设备等便携式设备的飞速进步，对于低功耗芯片及自供电的需求更加迫切。
由于低功耗芯片的用电量非常低，所以可通过将低功耗芯片与能够采集环境中能量的采集器进行集成，以构成自供电电子系统；例如，在无线互联的应用中，可将微控制器、传感器输入的模拟/数字(A/D)转换器及无线射频收发器等模块进行集成，并结合能量收集装置(如光伏能量收集器)及电能存储设备(如可充电电池)等，以构成无源自供电的传感器系统。
但是，基于用户对于便携式设备更轻更便捷更智能的携带要求，当前便携式设备中的无源系统中的各个模块均为相互的分立的元器件，进而致使整个系统的重量及性能，尤其是体积等参数均无法满足用户的需求，且制造成本过高，使得高性能的设备无法及时的得到推广应用。
技术实现要素：
针对上述技术问题，本申请提供了一种自供电电子器件结构及其制备方法，基于同一衬底，通过将能量采集器与存储器集成为一体的沟槽式三维结构，以有效的降低器件的质量及体积等参数，且有效兼容当前器件制备工艺，在保持制备器件优良性能的前提下，大大降低工艺成本。
本申请提供了一种自供电电子器件结构，可应用于无源自供电传感器系统中，所述自供电电子器件结构包括：
衬底，具有正面表面及相对于该正面表面的背面表面，且该衬底中制备有第一类型掺杂区和第二类型掺杂区，所述衬底的背面表面上还开设有沟槽；
第一保护层，覆盖在所述衬底的正面表面上；
金属连接线，至少一根所述金属连接线贯穿所述第一保护层与位于所述第一类型掺杂区中所述衬底的正面表面接触，至少另一根所述金属连接线贯穿所述第一保护层与位于所述第二类型掺杂区中所述衬底的正面表面接触；
底部金属层覆盖所述凹槽的底部及侧壁，且该底部金属层还覆盖所述衬底的背面表面；
介质层，覆盖所述底部金属层暴露的表面；
顶部金属层，覆盖所述介质层暴露的表面，并充满所述沟槽；
第二保护层，覆盖所述顶部金属层暴露的表面；
金属互联线，至少一根所述金属互联线贯穿所述第二保护层与位于所述沟槽之上的所述顶部金属层的表面接触，至少另一根所述金属互联线依次贯穿所述第二保护层和所述介质层与位于所述沟槽一侧的所述底部金属层的表面接触；
其中，所述金属连接线凸出于所述第一保护层暴露的表面，所述金属互联线凸出于所述第二保护层的表面。
作为一个优选的实施例，上述的自供电电子器件结构还包括：
通孔保护层，设置于贯穿所述顶部金属层的所述金属互联线与所述顶部金属层之间。
作为一个优选的实施例，上述的自供电电子器件结构中：
所述通孔保护层的材质均为氮化硅(SixNy)或氧化硅(SiOz)等材料。
作为一个优选的实施例，上述的自供电电子器件结构中：
所述衬底中还制备有第一类型重掺杂区和第二类型重掺杂区，所述第一类型重掺杂区的离子浓度大于所述第一类型掺杂区中的离子浓度，所述第二类型重掺杂区的离子浓度大于所述第二类型掺杂区中的离子浓度：
其中，所述金属连接线包括第一金属连接线和第二金属连接线，且所述第一金属连接线与位于所述第一类型重掺杂区中的衬底的表面接触，所述第二金属连接线与位于所述第二类型重掺杂区中的衬底的表面接触。
作为一个优选的实施例，上述的自供电电子器件结构中：
所述第一类型掺杂区和所述第一类型重掺杂区均为P型掺杂区，所述第二类型掺杂区和所述第二类型重掺杂区均为N型掺杂区。
作为一个优选的实施例，上述的自供电电子器件结构中：
所述N型掺杂区中的离子为氩(Ar)离子或磷(P)离子等，所述P型掺杂区中的离子为硼(B)离子或氟化硼(BF2)离子等。
作为一个优选的实施例，上述的自供电电子器件结构中：
所述衬底可为半导体衬底或柔性材料或玻璃基板等。
作为一个优选的实施例，上述的自供电电子器件结构中：
采用图形化工艺进行所述自供电电子器件结构的制备。
作为一个优选的实施例，上述的自供电电子器件结构中：
所述第一保护层和所述介质层的材质均为氮化硅(SixNy)或氧化硅(SiOz)等材料，所述金属连接线的材质为铝(Al)或其他金属，所述底部金属层的材质为硅化钴(CoSi2)等材质，所述介质层的材质为氧化铪(HfO)或氧化钽(TaO)或其他材料，所述顶部金属层的材质为铝(Al)、铜(Cu)、银(Ag)、金(Au)或其他金属，所述金属互联线的材质为铝(Al)、银(Ag)、金(Au)或其他金属。
作为一个优选的实施例，上述的自供电电子器件结构中：
所述介质层的厚度为10nm～100nm，所述顶部金属层的厚度为50nm～20000nm，所述金属互联线的高度为1000nm～20000nm，所述通孔保护层的厚度为10nm～100nm，所述第二保护层的厚度为10nm～20000nm。
本申请还提供了一种制备自供电电子器件结构的方法，可应用于无源自供电传感器系统的制备工艺中，所述方法包括：
提供承载晶圆和设置有第一类型掺杂区的衬底，且该衬底具有一正面表面及相对于该正面表面的背面表面；
基于所述衬底的正面表面，于所述第一类型掺杂区中制备第二类型掺杂区；
制备第一保护层覆盖所述衬底的正面表面后，分别于所述第一类型掺杂区和所述第二类型掺杂区之上，制备贯穿该第一保护层并部分覆盖所述衬底的正面表面的金属连接线，且该金属连接线凸出于第一保护层暴露的表面；
将所述承载晶圆键合至第一保护层之上，并使得所述金属连接线均嵌入在所述承载晶圆中，以固定所述衬底；
刻蚀所述衬底的背面表面并停止在第一类型掺杂区中，以形成沟槽；
制备底部金属层覆盖所述沟槽的底部及其侧壁，且该底部金属层还覆盖所述衬底的背面表面；继续制备介质层覆盖所述底部金属层后，沉积顶部金属层充满所述沟槽；
于所述沟槽的一侧，部分刻蚀所述顶部金属层和所述介质层至所述底部金属层的上表面，以形成第一通孔；继续沉积第二保护层后，去除部分所述第二保护层至所述顶部金属层，以形成位于所述沟槽之上的第二通孔；
于所述第一通孔和所述第二通孔中填充金属，以形成金属互联线。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述衬底为半导体衬底或柔性材料，或玻璃基板等。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
采用图形化工艺进行所述自供电电子器件结构的制备。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述图形化工艺包括光刻工艺和/或蒸镀工艺和/或印刷工艺。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法还包括：
于制备所述第二类型掺杂区之后，且在制备所述第一保护层之前，先于所述第二类型掺杂区中制备第二类型重掺杂区，于所述第一类型掺杂区中制备第一类型重掺杂区；
其中，所述金属连接线分别位于所述第一类型重掺杂区和所述第二类型重掺杂区之上。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述第一类型掺杂区和所述第一类型重掺杂区均为P型掺杂区，所述第二类型掺杂区和所述第二类型重掺杂区均为N型掺杂区；
其中，所述第一类型重掺杂区的离子浓度大于所述第一类型掺杂区中的离子浓度，所述第二类型重掺杂区的离子浓度大于所述第二类型掺杂区中的离子浓度。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
依次采用离子注入工艺和退火工艺制备所述第一类型掺杂区、所述第一类型重掺杂区、所述第二类型掺杂区和所述第二类型重掺杂区。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述N型掺杂区中的离子为氩(Ar)离子或磷(P)离子等，所述P型掺杂区中的离子为硼(B)离子或氟化硼(BF2)离子等，所述退火工艺为炉管退火工艺或快速热退火(RTP)工艺等。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法还包括：
对所述衬底的正面表面进行预处理工艺后，再于该衬底的正面表面上制备所述第一保护层。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述预处理工艺为刻蚀工艺。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述第一保护层为抗反射层。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述抗反射层的材质为氮化硅(SixNy)或氧化硅(SiOz)等材料，如二氧化硅(SiO2)等。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法还包括：
制备所述第一保护层之后，于所述第一保护层之上制备具有连接孔图形的掩膜层；
继续以所述掩膜层为掩膜，刻蚀所述第一保护层至所述衬底的正面表面后，去除该掩膜层，以形成将部分所述第一类型掺杂区予以暴露的第一连接孔和将部分所述第二类型掺杂区予以暴露的第二连接孔；
沉积第一金属层充满所述第一连接孔和所述第二连接孔，且该第一金属层覆盖所述第一保护层的上表面；
去除多余的第一金属层，以分别在所述第一连接孔和所述第二连接孔中形成所述金属连接线。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述金属连接线的材质为铝(Al)等金属。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法还包括：
制备所述第一保护层之后，将所述衬底翻转，并对所述衬底的背面表面进行减薄工艺后，继续进行所述键合工艺；
其中，基于减薄后的所述衬底的背面表面制备所述沟槽。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法还包括：
依次采用光刻工艺和等离子体刻蚀工艺制备所述沟槽。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述底部金属层的材质为金属硅化物或其他材质。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述金属硅化物为硅化钴(CoSi2)等材质。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述介质层的材质高介电常数(K)材料。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述介质层的材质为氧化铪(HfO)或氧化钽(TaO)或其他材料。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述顶部金属层的材质为铝(Al)、铜(Cu)、银(Ag)、金(Au)或其他金属，所述金属互联线的材质为铝(Al)、银(Ag)、金(Au)或其他金属。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述介质层的厚度为10nm～100nm，所述顶部金属层的厚度为50nm～20000nm，所述金属互联线的高度为1000nm～20000nm。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法还包括：
制备所述第一通孔之后，采用蒸镀工艺或化学气相淀积或等离子体沉积工艺，于所述第一通孔的侧壁上制备通孔保护层；
其中，所述通孔保护层将位于所述第一通孔底部的部分所述底部金属层的表面予以暴露。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述介质层和所述通孔保护层的材质均为氮化硅(SixNy)或氧化硅(SiOz)或其他材料。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
所述通孔保护层的厚度为10nm～100nm，所述第二保护层的厚度为10nm～20000nm。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法中：
采用电镀工艺或等离子体增强化学汽相电位沉积工艺(plasmaenhanced chemical vapor deposition)制备所述金属互联线。
作为一个优选的实施例，上述的制备自供电电子器件结构的方法还包括：
去除所述承载晶圆，以形成所述自供电电子器件结构。
综上所述，由于采用了上述技术方案，本专利申请记载了一种自供电电子器件结构及其制备方法，基于传统半导体工艺的基础上，通过先于衬底的正面表面上制备离子掺杂区和金属连接线，以形成能量采集器；并继续于上述衬底的背面表面上开设沟槽，并基于该沟槽制备叠置的底部金属层和顶部金属层，以形成能量存储器，即基于同一衬底，将一个或多个能量采集器与能量存储器集成为三维的沟槽式一体结构，以有效的降低半导体器件的体积。
附图说明
图1是本申请实施例中自供电电子器件结构的结构示意图；
图2～20是本申请实施例中制备自供电电子器件结构的方法的流程结构示意图。
具体实施方式
本申请中自供电电子器件结构及其制备方法，均可应用于无源自供电的传感器系统中，可基于传统的半导体工艺，通过在一半导体衬底的正面制备能量采集器，而在该半导体衬底的背面则制备能量存储器，即在同一衬底上使得上述的能量采集器与能量存储器集成为一体的沟槽式三维结构，进而在降低工艺成本的同时，有效降低器件的体积。
下面结合附图对本发明的具体实施方式作进一步的说明：
图1是本申请实施例中自供电电子器件结构的结构示意图；如图1所示，一种沟槽式的三维自供电电子器件结构，包括设置于同一衬底11的正面表面(图1中所示下方为衬底11的正面表面)上的能量采集器和该衬底11的背面表面(图1中所示上方为衬底11的正面表面)上的与上述能量采集器连接的能量存储器，即该自供电电子器件结构具体包括：
衬底11，具有正面表面及相对于该正面表面的背面表面，且该衬底11中制备有第一类型掺杂区111和第二类型掺杂区112，且在该衬底11的背面表面上还开设有沟槽(Trenches)14；
第一保护层12，覆盖在衬底11的正面表面上；
金属连接线13，包括第一金属连接线131和第二金属连接线132，且该第一金属连接线131贯穿第一保护层12，以与位于第一类型掺杂区111中衬底11的正面表面接触，而第二金属连接线132则贯穿第一保护层12，以与位于第二类型掺杂区112中衬底11的正面表面接触；
底部金属层15，覆盖沟槽14的底部及侧壁表面上，且该底部金属层15还覆盖衬底11的背面表面；
介质层16，覆盖底部金属层15暴露的表面(即图1中所示的底部金属层15的上表面及位于沟槽14中的暴露的侧壁表面)；
顶部金属层17，覆盖介质层16暴露的表面(即图1中所示的介质层16的上表面及位于沟槽14中的暴露的侧壁表面)，并充满上述的沟槽14；
第二保护层18，覆盖上述顶部金属层17暴露的表面(即图1中所示的顶部金属层17上表面)；
金属互联线19，包括第一金属互联线191和第二金属互联线192，且该第一金属互联线191贯穿第二保护层18，以与位于沟槽14之上的顶部金属层17的上表面接触，而第二金属互联线192则依次贯穿第二保护层18、顶部金属层17和介质层16，以与位于沟槽14一侧的底部金属层15的上表面接触。
其中，上述的金属连接线13均凸出于第一保护层12暴露的表面(即该金属连接线13的高度均大于第一保护层12的厚度，以形成能量采集器的天线)，而上述的金属互联线19则均凸出于第二保护层18的上表面(即上述第一金属互联线191的高度大于第二保护层18的厚度，第二金属互联线192的高度大于位于沟槽14一侧的介质层16、顶部金属层17及保护层16的厚度之和，以形成能量存储器的电极连接线)。
作为一个优选的实施例，本实施例中的自供电电子器件结构中，在第二金属互联线192与顶部金属层17及保护层16之间还设置有通孔保护层171，以将第二金属互联线192分别与顶部金属层17及保护层16隔离绝缘。
作为一个优选的实施例，上述的衬底11中还制备有第一类型重掺杂区113和第二类型重掺杂区114，且该第一类型重掺杂区113位于第一类型掺杂区111中，第二类型重掺杂区114位于第二类型掺杂区112中，而第一类型重掺杂区113与第二类型掺杂区112之间被部分第一类型掺杂区111所隔离；其中，第一类型重掺杂区113中的离子浓度大于第一类型掺杂区111中的离子浓度，而第二类型重掺杂区114中的离子浓度大于第二类型掺杂区112中的离子浓度：同时，上述的第一金属连接线131与位于第一类型重掺杂区113中的部分衬底11的正面表面接触，而上述的第二金属连接线与位于第二类型重掺杂区114中的部分衬底11的正面表面接触，以形成能量采集器的天线。
作为一个优选的实施例，上述的通孔保护层的材质可为氮化硅(SixNy)或氧化硅(SiOz)等具有高介电常数(k)的绝缘材质；同样的，上述的第一保护层12和第二保护层18的材质也可均为氮化硅(SixNy)或氧化硅(SiOz)等具有高介电常数的绝缘材质。上述的金属连接线13的材质则均为铝(Al)等金属材质，而底部金属层15的材质可为硅化钴(CoSi2)等金属硅化物，介质层16的材质则可为氧化铪(HfO)或氧化钽(TaO)等氧化物材质，顶部金属层17的材质则可为铝(Al)、铜(Cu)、银(Ag)、金(Au)或其他金属，金属互联线19的材质则可均为铝(Al)、银(Ag)、金(Au)或其他金属。
作为一个优选的实施例，上述的介质层16的厚度范围可为10nm～100nm，顶部金属层17的厚度范围则可为50nm～20000nm，金属互联线19的高度范围则可为1000nm～20000nm，通孔保护层的厚度范围则可为10nm～100nm，而第二保护层18的厚度范围则可为10nm～20000nm。
作为一个优选的实施例，上述的第一类型掺杂区111和第一类型重掺杂区113均为P型掺杂区，而第二类型掺杂区112和第二类型重掺杂区114均为N型掺杂区。相应的，在N型掺杂区中的离子为氩(Ar)离子或磷(P)离子等，而P型掺杂区中的离子可选为硼(B)离子或氟化硼(BF2)离子等。