本公开涉及微电子技术领域，具体而言，涉及在该半导体结构中彼此堆迭的一些晶粒以及电性连接所述晶粒与重布线层(rdl)的一些传导柱。再者，本公开涉及包括所述堆迭的晶粒与所述传导柱的半导体结构的制造方法。
背景技术：
半导体装置对于许多现代应用而言是重要的。随着电子技术的进展，半导体装置的尺寸越来越小，而功能越来越大且整合的电路量越来越多。由于半导体装置的规模微小化，在单一模块中，整合且封装各种形式与尺寸的进行不同功能的半导体装置。实现各种制造操作用于整合各种形式的半导体装置。
然而，半导体装置的制造与整合涉及许多复杂的步骤与操作。具有低轮廓与高密度的半导体装置的整合变得越来越复杂。半导体装置的制造与整合复杂度增加可能造成缺陷，例如电互连不良、组件脱层、或高产量损失。因此，持续需要改良半导体装置的结构与制造制程。
上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
技术实现要素：
本公开的实施例提供一种半导体结构，包括一第一晶粒；一第二晶粒，位于该第一晶粒上方且至少局部接触该第一晶粒；一重布线层(rdl)位于该第二晶粒上方；传导柱延伸于该第一晶粒与该重布线层之间；以及模制件环绕该第一晶粒、该第二晶粒与该传导柱，其中该第一晶粒与该重布线层通过该传导柱而电性连接。
在本公开的一些实施例中，该第一晶粒包含一第一表面以及与该第一表面对立的一第二表面，该第一表面至少局部接触该第二晶粒，以及该第二表面至少局部自该模制件暴露。
在本公开的一些实施例中，该第二晶粒包含一第三表面以及与该第三表面对立的一第四表面，该第三表面与该重布线层交界，以及该第四表面至少局部接触该第一晶粒。
在本公开的一些实施例中，该传导柱包含铜、银、或金。
在本公开的一些实施例中，该传导柱的一高度与该第二晶粒的一厚度实质相同。
在本公开的一些实施例中，该半导体结构另包括一第三晶粒位于该第一晶粒上方，或至少局部接触该第一晶粒。
在本公开的一些实施例中，该半导体结构另包括一第二传导柱延伸于该第三晶粒与该重布线层之间，或是延伸于该第三晶粒与该第二晶粒之间。
在本公开的一些实施例中，该第二传导柱的一高度实质等于该第一晶粒及该第二晶粒的一总厚度。
在本公开的一些实施例中，该第一晶粒与该第二晶粒是垂直错位(verticallymisaligned)。
在本公开的一些实施例中，该第一晶粒的一部分自该第二晶粒突出，或该第一晶粒的一侧壁自该第二晶粒突出。
在本公开的一些实施例中，该重布线层包含一介电层，该介电层至少局部交界该第二晶粒以及受到该介电层环绕的一传导件。
在本公开的一些实施例中，该第一晶粒包含一第一垫件位于该第一晶粒上方，该第二晶粒包含一第二垫件位于该第二晶粒上方，以及该第一垫件电耦合该第二垫件。
在本公开的一些实施例中，一传导凸块位于该重布线层上方。
本公开的实施例提供一种半导体结构的制造方法，包括提供一载体；配置一第一晶粒于该载体上方；配置一第二晶粒于该第一晶粒上方；形成一传导柱于该第一晶粒上方，该传导柱自该第一晶粒延伸；形成一模制件，以环绕该第一晶粒与该第二晶粒；形成一重布线层于该第二晶粒与该传导柱上方；以及移除该载体。
在本公开的一些实施例中，形成该传导柱包含移除该模制件的一部分以形成朝向该第一晶粒延伸的一凹部，以及配置一传导材料于该凹部内以形成该传导柱。
在本公开的一些实施例中，通过激光钻孔或蚀刻，移除该模制件的该部分。
在本公开的一些实施例中，该模制件环绕该传导柱。
在本公开的一些实施例中，该方法另包括配置一第三晶粒于该载体上方，其中该第一晶粒位于该第三晶粒上方或至少局部接触该第三晶粒；以及形成一第二传导柱于该第三晶粒上方并且自该第三晶粒延伸至该重布线层或自该第三晶粒延伸至该第二晶粒。
在本公开的一些实施例中，通过电镀，形成该传导柱。
在本公开的一些实施例中，该方法另包括配置一传导凸块于该重布线层上方。
本公开涉及一种半导体结构，包括一些彼此堆迭的晶粒；一些传导柱，自所述晶粒其中的一延伸并且电性连接一重布线层或在该堆迭晶粒下方的一电路。本公开提供的半导体结构通过延伸于晶粒与重布线层之间的传导柱电性连接该晶粒与该重布线层。此架构使得该晶粒可被配置于另一晶粒上方，可最小化或缩小该半导体结构的整体尺寸。
上文已相当广泛地概述本公开的技术特征及优点，俾使下文的本公开详细描述得以获得优选了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
参阅详细说明与权利要求结合考量附图时，可得以更全面了解本申请案的公开内容，附图中相同的元件符号是指相同的元件。
图1为剖面示意图，例示本公开实施例的半导体结构。
图2为剖面示意图，例示本公开实施例的半导体结构。
图3为剖面示意图，例示本公开实施例的半导体结构。
图4为流程图，例示本公开实施例的半导体结构的制造方法。
图5至图15为示意图，例示本公开实施例通过图4的方法制造半导体结构的制程。
附图标记说明：
100半导体结构
101第一晶粒
101a第一表面
101b第二表面
101c第一垫件
102第二晶粒
102a第三表面
102b第四表面
102c第二垫件
103传导柱
104模制件
105重布线层
105a介电层
105b传导件
106传导凸块
107第三晶粒
107a第五表面
107b第六表面
107c第三垫件
108第二传导柱
109第四晶粒
109a第七表面
109b第八表面
109c第四垫件
110载体
111凹部
200半导体结构
300半导体结构
具体实施方式
本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开的实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。
“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用「在实施例中一语并非必须指相同实施例，然而可为相同实施例。
本公开涉及一种半导体结构，包括彼此堆迭的一些晶粒、自所述晶粒的一延伸且与重布线层(redistributionlayer，rdl)或位于所述堆迭晶粒下方的电路电性连接的一些传导柱。因此，可最小化或缩小该半导体结构的整体尺寸架构与尺寸。再者，本公开涉及半导体结构的制造方法，包括将一些晶粒彼此堆迭并且形成一些传导柱，自所述晶粒延伸以电性连接至重布线层或位于所述堆迭晶粒下方的电路。为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的优选实施例详述如下。然而，除了详细对其进行说明外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于详细对其进行说明内容，而是由权利要求定义。
各种半导体元件的电子元件是通过一些半导体制程予以制造。在半导体制程中，将具有不同功能与尺寸的半导体元件整合在单一模块中。所述半导体元件彼此相邻，以及经由打线接合或传导迹线整合且连接所述半导体元件的电路。然而，此架构所制造的半导体元件为大尺寸或大尺寸架构，这是不被期待的。
本公开的一些实施例公开一种半导体结构。该半导体结构包括一重布线层(rdl)、位于该重布线层上方的一第一晶粒、位于该第一晶粒上方的一第二晶粒、以及自该第二晶粒延伸至该重布线层的一传导柱。因此，可最小化或缩小该半导体结构的整体尺寸。
图1为剖面示意图，例示本公开实施例的半导体结构100。在一些实施例中，半导体结构100包含第一晶粒101、第二晶粒102、传导柱103、模制件(molding)104与重布线层105。
在一些实施例中，半导体结构100为半导体封装或半导体元件的一部分。在一些实施例中，半导体结构100为半导体封装或半导体元件。在一些实施例中，半导体结构100为晶圆级多芯片封装(waferlevelmultiplechippackage，wlmcp)的一部分。在一些实施例中，半导体结构100为wlmcp。
在一些实施例中，第一晶粒101为晶粒、芯片或封装。在一些实施例中，第一晶粒101经制造具有预定的功能电路于光微影操作所产生的第一晶粒101内。在一些实施例中，通过机械刀片或激光刀片，自半导体晶圆单粒化第一晶粒101。在一些实施例中，第一晶粒101包括适合特定应用的各种电子电路。在一些实施例中，电子电路包含各种元件，例如晶体管、电容器、电阻器、二极管、或类似物。
在一些实施例中，第一晶粒101包括各种已知形式的半导体元件的任何一者，例如加速处理单元(apu)、存储器、动态随机存取存储器(dram)、nand快闪存储器、中央处理单元(cpu)、图形处理单元(gpu)、微处理器、专用集成电路(asic)、数字信号处理器(dsp)、或类似物。在一些实施例中，第一晶粒101为逻辑装置晶粒或类似物。
在一些实施例中，第一晶粒101具有四边形、矩形、正方形、多边形、或任何其他合适的形状。在一些实施例中，第一晶粒101包含第一表面101a以及与第一表面101a对立的第二表面101b。在一些实施例中，第一表面101a为正面或主动面，具有电路或电子组件位于其上。在一些实施例中，第二表面101b为背面或非主动面，未有电路或电子组件。
在一些实施例中，第一垫件101c位于第一晶粒101上方。在一些实施例中，第一垫件101c位于第一晶粒101的第一表面101a上方。在一些实施例中，第一垫件101c电性连接至第一晶粒101内部的电路。在一些实施例中，第一垫件101c经配置以接收传导结构。在一些实施例中，第一垫件101c为接垫。在一些实施例中，第一垫件101c包含金、银、铜、镍、钨、铝、钯、或其合金。
在一些实施例中，第二晶粒102位于第一晶粒101上方。在一些实施例中，第二晶粒102位于第一晶粒101的第一表面101a上方。在一些实施例中，第二晶粒102至少局部接触第一晶粒101。在一些实施例中，第二晶粒102至少局部接触第一晶粒101的第一表面101a。在一些实施例中，第一晶粒101与第二晶粒102是以垂直错位(verticallymisaligned)移方式堆迭。在一些实施例中，第二晶粒102是以水平偏移(horizontallyshifted)方式堆迭至第一晶粒101上。在一些实施例中，第二晶粒102自第一晶粒101水平偏移。在一些实施例中，第一晶粒101的一部分自第二晶粒102突出。在一些实施例中，第一晶粒101的侧壁自第二晶粒102突出，或是第二晶粒102的侧壁自第一晶粒101突出。在一些实施例中，第一晶粒101的侧壁与第二晶粒102的侧壁垂直错位(verticallymisaligned)。
在一些实施例中，第二晶粒102为晶粒、芯片或封装。在一些实施例中，第二晶粒经制造具有预定功能的电路于通过光微影操作制造的第二晶粒102内。在一些实施例中，通过机械刀片或激光刀片，自半导体晶圆单粒化第二晶粒102。在一些实施例中，第二晶粒102包括适合特定应用的各种电子电路。在一些实施例中，电子电路包含各种元件，例如晶体管、电容器、电阻器、二极管、或类似物。
在一些实施例中，第二晶粒102包括各种已知形式的半导体元件的任何一者，例如加速处理单元(apu)、存储器、动态随机存取存储器(dram)、nand快闪存储器、中央处理单元(cpu)、图形处理单元(gpu)、微处理器、专用集成电路(asic)、数字信号处理器(dsp)、或类似物。在一些实施例中，第二晶粒102为逻辑装置晶粒或类似物。在一些实施例中，第一晶粒101与第二晶粒102包含相同或不同形式的半导体元件。
在一些实施例中，第二晶粒102具有四边形、矩形、正方形、多边形、或任何其他合适的形状。在一些实施例中，第二晶粒102包含第三表面102a以及与第三表面102a对立的第四表面102b。在一些实施例中，第三表面102a为正面或主动面，具有电路或电子组件位于其上。在一些实施例中，第四表面102b为背面或非主动面，未有电路或电子组件。
在一些实施例中，第二晶粒102的第四表面102b至少局部接触第一晶粒101。在一些实施例中，第二晶粒102的第四表面102b至少局部接触第一晶粒101的第一表面101a。在一些实施例中，第二晶粒102的第四表面102b的一部分未接触第一晶粒101的第一表面101a。在一些实施例中，第一晶粒101的第一表面101a的一部分未接触第二晶粒102的第四表面102b。
在一些实施例中，第二垫件102c位于第二晶粒102上方。在一些实施例中，第二垫件102c位于第二晶粒102的第三表面102a或第四表面102b上方。在一些实施例中，第二垫件102c电性连接至第二晶粒102内部的电路。在一些实施例中，第二垫件102c经配置以接收传导结构。在一些实施例中，第二垫件102c为接垫。在一些实施例中，第二垫件102c包含金、银、铜、镍、钨、铝、钯、或其合金。
在一些实施例中，第一垫件101c电耦合第二垫件102c。在一些实施例中，位于第二晶粒102的第四表面102b上的第二垫件102c是电耦合位于第一晶粒101的第一表面101a上的第一垫件101c，因而第一晶粒101的电路是电性连接至第二晶粒102的电路。
在一些实施例中，传导柱103自第一晶粒101延伸。在一些实施例中，传导柱103位于第一晶粒101的第一表面101a上方并且自第一晶粒101的第一表面101a突出。在一些实施例中，传导柱103位于晶粒垫件或第一晶粒101的终端上方，并且将该晶粒垫件或该终端电性连接至第一晶粒101外部的组件。在一些实施例中，传导柱103包含传导材料，例如铜、银、或金。在一些实施例中，传导柱103为圆柱形。在一些实施例中，传导柱103的剖面为圆形、矩形、四边形或多边形。在一些实施例中，传导柱103的高度与第二晶粒102的厚度实质相同。
在一些实施例中，传导柱103延伸自并且电耦合位于第一晶粒101的第一表面101a上的第一垫件101c。在一些实施例中，传导柱103经由第一垫件101c而电性连接至第一晶粒101的电路。
在一些实施例中，模制件104环绕第一晶粒101、第二晶粒102与传导柱103。在一些实施例中，模制件104可为单层膜或是复合堆迭。在一些实施例中，模制件104包含各种材料，例如模塑料、成塑形胶填充、环氧化合物、树脂、或类似物。在一些实施例中，模制件104具有高热传导性、低吸湿速度、以及高抗弯强度(flexuralstrength)。
在一些实施例中，第一晶粒101的第二表面101b是至少局部暴露自模制件104。在一些实施例中，模制件104的一部分交界第一晶粒101的第一表面101a与侧壁、第二晶粒102的第四表面102b与侧壁、以及传导柱103的外表面。
在一些实施例中，重布线层105位于第二晶粒102、传导柱103以及模制件104上方。在一些实施例中，重布线层105位于第二晶粒102的第三表面102a上方。在一些实施例中，传导柱103延伸于第一晶粒101与重布线层105之间。在一些实施例中，传导柱103电性连接至重布线层105。在一些实施例中，第一晶粒101与重布线层105通过传导柱103而电性连接。在一些实施例中，第二晶粒102经由位于第二晶粒102的第三表面102a上的第二垫件102c而电性连接至重布线层105。在一些实施例中，第二晶粒102的第三表面102a至少局部接触重布线层105。
在一些实施例中，重布线层105经配置自第一晶粒101或第二晶粒102重布(re-route)电路路径至第一晶粒101与第二晶粒102外部的组件，因而在模制件104上方重布第一晶粒101或第二晶粒102的i/o终端。在一些实施例中，重布线层105为后钝化互连(postpassivationinterconnect，ppi)。
在一些实施例中，重布线层105包含介电层105a与传导件105b。在一些实施例中，介电层105a位于第二晶粒102、传导柱103与模制件104上方。在一些实施例中，介电层105a至少局部交界第二晶粒102。在一些实施例中，介电层105a位于第二晶粒102的第三表面102a上方。在一些实施例中，介电层105a包含介电材料，例如氧化物、氮化物、聚合物、或类似物。
在一些实施例中，传导件105b受到介电层105a环绕。在一些实施例中，传导件105b部分暴露自介电层105a。在一些实施例中，传导件105b部分暴露穿过介电层105a，以电性连接至第一晶粒101、第二晶粒102或传导柱103。在一些实施例中，传导件105b电耦合传导柱103或第二晶粒102的第二垫件102c，因而经由传导柱103而电性连接至第一晶粒101或经由第二垫件102c而电性连接至第二晶粒102。在一些实施例中，传导件105包含传导材料，例如金、银、铜、镍、钨、铝、钯、与/或其合金。
在一些实施例中，半导体结构100包含位于重布线层105上方的传导凸块106。在一些实施例中，传导凸块106经由重布线层105电性连接至第一晶粒101、第二晶粒102或传导柱103。在一些实施例中，传导凸块106电耦合重布线层105的传导件105b。在一些实施例中，传导凸块106包含传导材料，例如焊料、铜、镍、或金。在一些实施例中，传导凸块106为焊球、球栅阵列(ballgridarray，bga)球、受控的塌陷芯片连接(controlledcollapsechipconnection，c4)凸块、微凸块、柱、或类似物。在一些实施例中，传导凸块106为球形、半球形、或圆柱形。
在一些实施例中，传导凸块106位于电路板上方，该电路板例如印刷电路板(pcb)等。在一些实施例中，传导凸块106电耦合电路板的组件或电路，因而第一晶粒101、第二晶粒102、传导柱103与传导件105b电耦合至该电路板。
图2为剖面示意图，例示本公开实施例的半导体结构200。在一些实施例中，半导体结构200包含第一晶粒101、第二晶粒102、传导柱103、模制件104、重布线层105以及传导凸块106，其架构类似于上述或图1所示者。
在一些实施例中，半导体结构200包含位于第一晶粒101上方的第三晶粒107，以及延伸于第三晶粒107与重布线层105之间的第二传导柱108。在一些实施例中，第一晶粒101位于第三晶粒107上方并且至少局部接触第三晶粒107。在一些实施例中，第一晶粒101位于模制件104内，以及第三晶粒107受到模制件104环绕。
在一些实施例中，第三晶粒107为晶粒、芯片或封装。在一些实施例中，第三晶粒107经制造具有预定功能的电路于通过光微影操作制造的第二晶粒107内。在一些实施例中，通过机械刀片或激光刀片，自半导体晶圆单粒化第三晶粒107。在一些实施例中，第三晶粒107包括适合特定应用的各种电子电路。在一些实施例中，电子电路包含各种元件，例如晶体管、电容器、电阻器、二极管、或类似物。
在一些实施例中，第三晶粒107包括各种已知形式的半导体元件的任何一者，例如加速处理单元(apu)、存储器、动态随机存取存储器(dram)、nand快闪存储器、中央处理单元(cpu)、图形处理单元(gpu)、微处理器、专用集成电路(asic)、数字信号处理器(dsp)、或类似物。在一些实施例中，第三晶粒107为逻辑装置晶粒或类似物。在一些实施例中，第三晶粒107包含与第一晶粒101及第二晶粒102所包含的半导体元件相同或不同形式。
在一些实施例中，第三晶粒107为四边形、矩形、正方形、多边形、或任何其他合适的形状。在一些实施例中，第三晶粒107包含第五表面107a以及与第五表面107a对立的第六表面107b。在一些实施例中，第五表面107a为正面或主动面，具有电路或电子组件位于其上。在一些实施例中，第六表面107b为背面或非主动面，未有电路或电子组件。
在一些实施例中，第三晶粒107的第五表面107a至少局部接触第一晶粒101。在一些实施例中，第三晶粒107的第五表面107a至少局部接触第一晶粒101的第二表面101b。在一些实施例中，第三晶粒103的第六表面107b自模制件104暴露。在一些实施例中，第一晶粒101的一部分自第三晶粒107突出。在一些实施例中，第三晶粒107的一部分自第一晶粒101突出。在一些实施例中，第一晶粒101的侧壁自第三晶粒107的侧壁突出。在一些实施例中，第三晶粒107的侧壁自第一晶粒101的侧壁突出。
在一些实施例中，第三垫件107c位于第三晶粒107上方。在一些实施例中，第三垫件107c位于第三晶粒107的第五表面107a上方。在一些实施例中，第三垫件107c电性连接至第三晶粒107内部的电路。在一些实施例中，第三垫件107c经配置以接收传导结构。在一些实施例中，第三垫件107c为接垫。在一些实施例中，第三垫件107c包含金、银、铜、镍、钨、铝、钯、或其合金。
在一些实施例中，第三垫件107c电耦合第一晶粒101的第一垫件101c。在一些实施例中，位于第五表面107a上的第三垫件107c电耦合位于第一晶粒101的第二表面101b上的第一垫件101c，因而第一晶粒101的电路是电性连接至第三晶粒107的电路。
在一些实施例中，第二传导柱108自第三晶粒107延伸。在一些实施例中，第二传导柱108位于第三晶粒107的第五表面107a上方并且自第三晶粒107的第五表面107a突出。在一些实施例中，第二传导柱108位于晶粒垫件或第三晶粒107的终端上方，并且将该晶粒垫件或该终端电性连接至第三晶粒107外部的组件。在一些实施例中，第二传导柱108位于第五表面107a上的第三垫件107c上方。在一些实施例中，第二传导柱108延伸于第三晶粒107与重布线层105之间或是第三晶粒107与第二晶粒102之间。在一些实施例中，第二传导柱108自位于第五表面107a上的第三垫件107c延伸，并且电耦合位于第五表面107a上的第三垫件107c。
在一些实施例中，第二传导柱107经由第三垫件107c而电性连接至第三晶粒107的电路。在一些实施例中，第二晶粒102与第三晶粒107通过第二传导柱108而电性连接。在一些实施例中，第三晶粒107经由第二传导柱108而电性连接至重布线层105。在一些实施例中，第二传导柱108电耦合重布线层105的传导件105b。
在一些实施例中，第二传导柱108包含传导材料，例如铜、银、或金。在一些实施例中，第二传导柱107为圆柱形。在一些实施例中，第二传导柱108的剖面为圆形、矩形、四边形、或多边形。在一些实施例中，第二传导柱108的高度与第一晶粒101的厚度或是第一晶粒101与第二晶粒102的总厚度实质相同。
图3为剖面示意图，例示本公开实施例的半导体结构300。在一些实施例中，半导体结构300包含第一晶粒101、第二晶粒、传导柱103、模制件104、重布线层105、传导凸块106、第三晶粒107、以及第二传导柱108，其架构类似于上述或图1或图2所示者。
在一些实施例中，半导体结构300包含位于第一晶粒101与重布线层105之间的第四晶粒109。在一些实施例中，第四晶粒109位于第一晶粒101上方并且至少局部接触第一晶粒101。在一些实施例中，第四晶粒109位于模制件104内。在一些实施例中，传导柱109位于第二晶粒102与第四晶粒109之间。
在一些实施例中，第四晶粒109为晶粒、芯片或封装。在一些实施例中，第四晶粒109经制造具有预定功能的电路于通过光微影操作制造的第四晶粒109内。在一些实施例中，通过机械刀片或激光刀片，自半导体晶圆单粒化第四晶粒109。在一些实施例中，第四晶粒109包括适合特定应用的各种电子电路。在一些实施例中，电子电路包含各种元件，例如晶体管、电容器、电阻器、二极管、或类似物。
在一些实施例中，第四晶粒109包括各种已知形式的半导体元件的任何一者，例如加速处理单元(apu)、存储器、动态随机存取存储器(dram)、nand快闪存储器、中央处理单元(cpu)、图形处理单元(gpu)、微处理器、专用集成电路(asic)、数字信号处理器(dsp)、或类似物。在一些实施例中，第四晶粒109为逻辑装置晶粒或类似物。在一些实施例中，第四晶粒109包含与第一晶粒101、第二晶粒102及第三晶粒107所包含的半导体元件相同或不同形式。
在一些实施例中，第四晶粒109为四边形、矩形、正方形、多边形、或任何其他合适的形状。在一些实施例中，第四晶粒109包含第七表面109a以及与第七表面109a对立的第八表面109b。在一些实施例中，第七表面109a为正面或主动面，具有电路或电子组件位于其上。在一些实施例中，第八表面109b为背面或非主动面，未有电路或电子组件。
在一些实施例中，第七表面109a至少局部接触重布线层105。在一些实施例中，第七表面109a至少局部接触介电层105a。在一些实施例中，第八表面109b至少局部接触第一晶粒101。在一些实施例中，第八表面109b至少局部接触第一晶粒101的第一表面101a。
在一些实施例中，第四垫件109c位于第四晶粒109上方。在一些实施例中，第四晶粒109的第四垫件109c是位于第四晶粒109的第七表面109a或第八表面109b上方。在一些实施例中，位于第七表面109a上方的第四垫件109c是电耦合重布线层105的传导件105b。在一些实施例中，位于第八表面109b上方的第四垫件109c是电耦合第一晶粒101的第一垫件101c。
在一些实施例中，第四垫件109c经配置以接收传导结构。在一些实施例中，第四垫件109c为接垫。在一些实施例中，第四垫件109c包含金、银、铜、镍、钨、铝、钯、或其合金。
在本公开中，亦公开一种半导体结构的制造方法。在一些实施例中，可通过图4所示的方法400形成半导体结构。方法400包含一些操作，并且描述与说明并不被视为操作顺序的限制。方法400包含一些步骤(401、402、403、404、405、406与407)。
在步骤401中，提供或接收一载体110，如图5所示。在一些实施例中，载体110经配置以支撑一晶粒、芯片或封装。在一些实施例中，载体110为半导体基板或晶圆。在一些实施例中，载体110为硅晶圆、玻璃晶圆等。
在步骤402中，第一晶粒101位于载体110上方，如图6所示。在一些实施例中，第一晶粒101包含第一表面101a以及与第一表面101a对立的第二表面101b。在一些实施例中，第一晶粒101的第二表面101b位于载体110上方或是与载体110交界。在一些实施例中，第一晶粒101暂时附接至载体110。在一些实施例中，第一垫件101c是位于第一表面101a上方。在一些实施例中，第一晶粒101的架构类似于上述或图1至图3中任一者所示者。
在步骤403中，第二晶粒102是位于第一晶粒101上方，如图7所示。在一些实施例中，第二晶粒102至少局部接触第一晶粒101。在一些实施例中，第一晶粒101与第二晶粒102垂直错位(verticallymisaligned)。在一些实施例中，第二晶粒102包含第三表面102a以及与第三表面102a对立的第四表面102b。在一些实施例中，第二晶粒102的第四表面102b至少局部接触第一晶粒101的第一表面101a。在一些实施例中，第四表面102b的一部分未接触第一表面101a。
在一些实施例中，第二垫件102c是位于第三表面102a或第四表面102b上方。在一些实施例中，第四表面102b上的第二垫件102c是电耦合第一表面101a上的第一垫件101c，因而电性连接第一晶粒101与第二晶粒102。在一些实施例中，第二晶粒102的架构类似于上述或图1至图3所示者。
在步骤404中，形成传导柱103，如图8所示。在一些实施例中，传导柱103是位于第一晶粒101上方并且自第一晶粒101延伸。在一些实施例中，传导柱103是位于第一晶粒101的第一表面101a上方。在一些实施例中，传导柱103是位于第一表面101a上的第一垫件101c上方。在一些实施例中，通过电镀或是任何其他合适的制程，形成传导柱103。在一些实施例中，传导柱103包含铜、银、金、或类似物。在一些实施例中，传导柱103的架构类似于上述或是图1至图3中任一者所示者。
在步骤405中，形成模制件104，如图9所示。在一些实施例中，模制件104位于载体110上方，并且环绕第一晶粒101、第二晶粒102与传导柱103。在一些实施例中，通过压缩成形、转移成形、射出成型、或任何其他合适的制程，形成模制件104。在一些实施例中，在形成模制件104之后，部分的模制件104经研磨以暴露传导柱103与第二晶粒102的第三表面102a。在一些实施例中，模制件104的架构类似于上述或是图1至图3中任一者所示者。
在一些实施例中，如图10至12所示，在模制件104形成之后，形成传导柱103。在一些实施例中，在步骤404的前，进行步骤405。
在一些实施例中，形成模制件104，如图10所示。在一些实施例中，模制件104位于载体110上方，并且环绕第一晶粒101与第二晶粒102。在一些实施例中，通过压缩成形、转移成形、射出成形、或任何其他合适的制程，形成模制件104。
在一些实施例中，移除模制件104的一部分，以形成朝向第一晶粒101延伸的凹部111，如图11所示。在一些实施例中，通过蚀刻、激光钻孔、或任何其他合适的制程，移除模制件104的该部分。
在一些实施例中，传导材料是位于凹部111内，以形成传导柱103，如图12所示。在一些实施例中，通过电镀、溅镀、或任何其他合适的制程，配置传导材料。
在步骤406中，形成重布线层105，如图13所示。在一些实施例中，重布线层105形成于第二晶粒102与传导柱103上方。在一些实施例中，重布线层105包含介电层105a以及受到介电层105a环绕的传导件105b。在一些实施例中，介电层105a是位于第二晶粒102、传导柱103与模制件104上方。在一些实施例中，通过旋涂、化学气相沉积(chemicalvapordeposition，cvd)或任何其他合适的制程，配置介电层105a。在一些实施例中，移除介电层105a的一部分，而后配置传导材料以填充被移除的介电层105a，以形成传导件105b。在一些实施例中，传导件105b延伸于介电层105a内。在一些实施例中，传导件105b是电耦合传导柱103或第二晶粒102的第二垫件102c。在一些实施例中，重布线层105的架构类似于上述或是图1至图3中任一者所示者。
在一些实施例中，在重布线层105形成之后，传导凸块106位于重布线层105上方，如图14所示。在一些实施例中，传导凸块106位于传导件105b上方并且电耦合传导件105b。在一些实施例中，通过植球、焊膏、模板印刷、或任何其他合适的制程，配置传导凸块106。在一些实施例中，传导凸块106经加热或回焊。在一些实施例中，传导凸块106的架构类似于上述或是图1至图3中任一者所示者。
在步骤407中，移除载体110，如图15所示。在一些实施例中，形成半导体结构100，其架构类似于上述或是图1所示者。
本公开提供一种半导体结构包含一第一晶粒；位于该第一晶粒上方或至少局部接触该第一晶粒的一第二晶粒；位于该第二晶粒上方的一重布线层(rdl)；延伸于该第一晶粒与该重布线层之间的一传导柱；以及环绕该第一晶粒、该第二晶粒与该传导柱的一模制件，其中该第一晶粒与该重布线层通过该传导柱而电性连接。
本公开另提供一种半导体结构的制造方法包含提供一载体；配置一第一晶粒于该载体上方；配置一第二晶粒于该第一晶粒上方；形成一传导柱于该第一晶粒上方并且该传导柱自该第一晶粒延伸；形成一模制件以环绕该第一晶粒与该第二晶粒；形成一重布线层(rdl)于该第二晶粒与该传导柱上方；以及移除该载体。
简言之，本公开提供的半导体结构通过延伸于一晶粒与一重布线层之间的一传导柱电性连接该晶粒与该重布线层。此架构使得该晶粒可被配置于另一晶粒上方，可最小化或缩小该半导体结构的整体尺寸。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。
再者，本申请案的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，这些制程、机械、制造、物质组成物、手段、方法、或步骤是包含于本申请案的权利要求内。