本发明涉及半导体技术领域，尤其涉及一种半导体封装及其制造方法。
背景技术：
为了确保电子产品和通信设备的小型化和多功能性，业界希望半导体封装尺寸小，以支持多引脚连接、高速和高实用性。这种冲击将给半导体封装制造商以压力，促使他们开发扇出型(fan-out)半导体封装。然而，扇出型半导体封装的制造工艺可能会导致封装翘曲、重分布层(rdl，redistributionlayer)结构的光刻(photolithography)工艺散焦等问题。上述这些问题可能会影响产品的可靠性和质量。
因此，一种新颖的半导体封装是亟需的。
技术实现要素：
有鉴于此，本发明提供一种半导体封装组件及其制造方法，以减少翘曲和散焦的问题，提高半导体封装的可靠性和质量。
根据本发明的第一方面，公开一种半导体封装，包括：
重分布层结构，具有第一表面和与第一表面相对的第二表面；
半导体晶粒，布置在所述重分布层结构的第一表面上并电耦合到所述重分布层结构；
模塑料，覆盖所述半导体晶粒和所述重分布层结构的第一表面；以及
支撑件，位于所述半导体晶粒旁边并且与重分布层结构的第一表面接触。
根据本发明的第二个方面，公开一种半导体封装，包括：
重分布层结构，具有第一表面和与第一表面相对的第二表面；
半导体晶粒，布置在所述重分布层结构的第一表面上并电耦合到所述重分布层结构；
模塑料，覆盖所述半导体晶粒和所述重分布层结构的第一表面；以及
支撑件，沿半导体晶粒的边界延伸，其中所述支撑件与所述半导体晶粒和所述重分布层结构电绝缘。
根据本发明的第三个方面，公开一种半导体封装的制造方法，包括：
将半导体晶粒安装在基板上；
将支撑件安装在基板上，并且支撑件位于所述半导体晶粒旁边；
将模塑料施加到所述基板，其中所述模塑料覆盖所述半导体晶粒和所述支撑件；
在所述模塑料上形成重分布层结构并且耦合到所述半导体晶粒；以及
在所述重分布层结构上形成导电结构。
本发明提供的半导体封装由于包括靠近半导体晶粒设置的支撑件，这种结构可以帮助提高半导体封装的机械强度；在移除基板后支撑件可防止生产中的翘曲和散焦的问题，因此，本发明可提高半导体封装的良品率，并且提高半导体封装的可靠性和质量。
在阅读了随后以不同附图展示的优选实施例的详细说明之后，本发明的这些和其它目标对本领域普通技术人员来说无疑将变得明显。
附图说明
图1-7是根据本发明的一些实施例的半导体封装的制造过程的横截面图；
图8a-8d是根据本发明的一些实施例的沿着半导体封装的半导体晶粒的边界布置的支撑件的形状的平面图。
具体实施方式
在说明书和随后的权利要求书中始终使用特定术语来指代特定组件。正如本领域技术人员所认识到的，制造商可以用不同的名称指代组件。本文件无意于区分那些名称不同但功能相同的组件。在以下的说明书和权利要求中，术语“包含”和“包括”被用于开放式类型，因此应当被解释为意味着“包含，但不限于...”。此外，术语“耦合”旨在表示间接或直接的电连接。因此，如果一个设备耦合到另一设备，则该连接可以是直接电连接，或者经由其它设备和连接的间接电连接。
以下描述是实施本发明的最佳设想方式。这一描述是为了说明本发明的一般原理而不是用来限制的本发明。本发明的范围通过所附权利要求书来确定。
下面将参考特定实施例并且参考某些附图来描述本发明，但是本发明不限于此，并且仅由权利要求限制。所描述的附图仅是示意性的而并非限制性的。在附图中，为了说明的目的，一些组件的尺寸可能被夸大，而不是按比例绘制。在本发明的实践中，尺寸和相对尺寸不对应于实际尺寸。
图1-7是根据本发明的一些实施例的半导体封装500的制造过程的横截面图。在一些实施例中，半导体封装500是扇出型晶圆级半导体封装(fowlp，fan-outwafer-levelsemiconductorpackage)。例如，半导体封装500可以包括纯粹的系统级芯片(soc，system-on-chip)封装或混合的系统级芯片(soc)封装(包括动态随机存取存储器(dram，dynamicrandomaccessmemory)，功率管理集成电路(pmic，powermanagementintegratedcircuit)，闪存，全球定位系统(gps，globalpositioningsystem)设备或射频(rf，radiofrequency)设备)。半导体封装500可以通过接合工艺(bondingprocess)安装在底座(图未示)上，底座例如为由聚丙烯(pp，polypropylene)形成的印刷电路板(pcb，printedcircuitboard)。在一些实施例中，半导体封装500包括半导体晶粒，支撑件，模塑料，重分布层(rdl)结构和多个导电结构。
如图1所示提供了基板(carrier)700。基板700可设置为提供结构刚性(structuralrigidity)或用于沉积随后的非刚性层的底部。接下来，将彼此分离的多个半导体晶粒200通过介电层或粘合层(未示出)附接到基板700的晶粒附接表面701，在一些实施例中，基板700由硅或玻璃形成。
在如图1所示的一些实施例中，每个半导体晶粒200具有背面表面201和与背面表面201相对的正面表面203。每个半导体晶粒200的正面表面203可以面向基板700的晶粒附着表面701。每个半导体晶粒200的背面表面201可以背对基板700。在一些实施例中，半导体晶粒200是系统级芯片(soc)晶粒或存储器晶粒。例如，系统级芯片(soc)晶粒可以包括逻辑晶粒(包括中央处理单元(cpu)，图形处理单元(gpu)，动态随机存取存储器(dram)控制器或上述这些的任意组合)。例如，存储器晶粒可以包括动态随机存取存储器(dram)晶粒。此外，半导体晶粒200可以通过倒装芯片技术制造。
在一些实施例中，每个半导体晶粒200包括晶粒焊盘204、至少一个介电层208和对应的导电通孔206。在一些实施例中，晶粒焊盘204靠近正面表面203形成。此外，晶粒焊盘204电连接到对应的半导体晶粒200的电路(图未示)。在一些实施例中，晶粒焊盘204属于半导体晶粒200的互连结构(interconnectionstructure；图未示)的最上面的金属层。在一些实施例中，介电层208形成为覆盖对应的半导体晶粒200的正面表面203和晶粒焊盘204的一部分。介电层208的顶表面207可以与基板700的晶粒附着表面701接触。导电通孔206位于对应的晶粒焊盘204的位置，导电通孔206设置在每个半导体晶粒200的正面表面203上。导电通孔206穿过介电层208。导电通孔206与半导体晶粒200的晶粒焊盘204接触并且电耦合。
接下来，根据图2所示的一些实施例，在基板700上设置多个支撑件214。在一些实施例中，每个支撑件214位于对应的半导体晶粒200旁边。支撑件214的表面215可以与基板700的晶粒附接表面701接触。每个支撑件214可以安装于围绕对应的半导体晶粒200。支撑件214可以与对应的半导体晶粒200的边界205分开距离d。支撑件214可以具有宽度w1，并且半导体晶粒200可以具有大于支撑件214的宽度w1的宽度w2。支撑件214可具有高度h1，并且半导体晶粒200可具有与支撑件214的高度h1相同或不同的高度h2。例如，支撑件214的高度h1可以高于或低于半导体晶粒200的高度h2。此外，支撑件214可以与基板700的晶粒附接表面701接触。在一些实施例中，支撑件214可以在半导体晶粒200安装在基板700上之前就安装在基板700上了。
在一些实施例中，支撑件214由半导体材料、导电材料、聚合物或以上这些材料的组合形成。例如，半导体材料可以包括硅、锗、化合物半导体(包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟)。例如，导电材料可以包括金(au)、银(ag)、铬(cr)、锰(mn)、铁(fe)、钴(co)、镍(ni)、铜(cu)、铝(al)、钨(w)、钛(ti)、氮化钛(tin)、钽(ta)、氮化钽(tan)或上述这些材料的组合。例如，聚合物可以是较大具有粘着力的聚合物。
接下来，根据图3所示的一些实施例，在基板700上涂敷膏状物(paste)210。在一些实施例中，膏状物210位于对应的半导体晶粒200和支撑件214之间。因此，半导体晶粒200由膏状物210围绕，并且膏状物210由支撑件214围绕。膏状物210可以与半导体晶粒200的边界205和支撑件214的内边界213接触。因此，半导体晶粒200通过膏状物210与支撑件214隔开。膏状物210的表面211可以与基板700的晶粒附接表面701接触。此外，膏状物210的表面211可以与半导体晶粒200的介电层208的顶表面207和支撑件214的表面215平齐。在一些实施例中，膏状物210可以具有比支撑件214的高度h1和半导体晶粒200的高度h2更低的高度h3。例如，膏状物210通过旋涂(spin-on)工艺或类似的工艺由胶状物或环氧树脂形成。在一些实施例中，膏状物210为可选择的形成。
接下来，根据图4所示的一些实施例，可以将模塑料212施加到基板700上。模塑料212可以放置为叠加并覆盖于半导体晶粒200、支撑件214和膏状物210。模塑料212还可以与半导体晶粒200的背面表面201和边界205以及晶粒附接表面701、支撑件214的内边界213和外边界217接触。模塑料212可以围绕半导体晶粒200，并且填充半导体晶粒200和支撑件214之间的所有间隙。因此，模塑料212的边界219可以围绕支撑件214的外边界217。在一些实施例中，支撑件214通过模塑料212与半导体晶粒200隔开。在一些实施例中，模塑料212具有高度h4，模塑料212的高度h4大于支撑件214的高度h1和半导体晶粒200的高度h2。
在一些实施例中，模塑料212可以由非导电材料形成，例如环氧树脂、树脂、可模制聚合物等。模塑料212可以在基本上是液体的情况下施加，然后可以通过化学反应(例如在环氧树脂或树脂中)固化。在一些实施例中，模塑料212可以是作为凝胶或可延展固体施加、并设置在半导体晶粒200和支撑件214周围的紫外线(uv，ultraviolet)固化聚合物或热固化聚合物。然后，模塑料212可以通过uv或热固化工艺固化。模塑料210可以用模具固化。
在将模塑料212施加到基板700上之后，可执行减薄(thinning)工艺(图未示)以从半导体晶粒200的背面表面201移除一部分模塑料212。因此，模塑料212的高度h4可以减小到所需的厚度。
此后，执行分离工艺以将基板700与半导体晶粒200的正面表面203分离。此外，基板700与膏状物210、模塑料212和支撑件214分离。
在一些实施例中，支撑件214和模塑料212由不同的材料形成。例如，支撑件214的刚度大于模塑料212的刚度。例如，支撑件214的模量大于模塑料212的模量，其中模量是指弹性模量或杨氏模量。当基板700与半导体晶粒200和支撑件214(位于对应的半导体晶粒200周围并嵌入在模塑料212中)分离时，支撑件214可以有助于增加由半导体晶粒200和模塑料212组成的复合结构的刚性(刚度)。因此，支撑件214可防止复合结构出现随后的rdl结构的光刻工艺的翘曲和散焦问题。因此，本实施例中的方案可以消除所得到的半导体封装的翘曲、分层和开裂的问题。
根据图5所示的一些实施例，在将基板700从模塑料212和半导体晶粒200移除之后，在模塑料212上会形成重分布层(rdl)结构230。在一些实施例中，rdl结构230可以设置在半导体晶粒200的正面表面203上并且电耦合到半导体晶粒200。例如，rdl结构230具有第一表面232和相对第一表面232的第二表面234。位于对应的半导体晶粒200和支撑件214之间的膏状物210以及覆盖在半导体晶粒200上的模塑料212可位于rdl结构230的第一表面232上。此外，rdl结构230的第一表面232可以与模塑料212、介电层208、膏状物210和支撑件214接触。此外，支撑件214可以由模塑料212和rdl结构230围绕(即模塑料212和rdl结构230上下围绕支撑件214)。在一些实施例中，支撑件214可以与半导体晶粒200和rdl结构230电绝缘(electricallyisolated)。本实施例中支撑件214主要为提高半导体封装结构的机械强度，并保护报道体晶粒，使用电绝缘的方式可以避免影响半导体晶粒的正常工作，减少干扰。膏状物210可以位于rdl结构230的第一表面232以及对应的半导体晶粒200和支撑件214之间。rdl结构230的第二表面234可以与随后形成的导电结构(例如铜凸块或焊料凸块结构、导电柱结构、导电线结构或导电膏状物结构)接触。因此，rdl结构230的第一表面232可以用作rdl结构230的晶粒附接表面。rdl结构230的第二表面234可以用作rdl结构230的凸块附接表面。而且，rdl结构230的第一表面232可以靠近半导体晶粒200的正面表面203。rdl结构230的第二表面234可以位于远离半导体晶粒200的位置。在一些实施例中，rdl结构230包括导电迹线216、金属间介电(imd，intermetaldielectric)层224、rdl接触焊盘218和钝化层220。rdl结构230可以通过至少一个沉积(deposition)工艺，至少一个光刻工艺，至少一个各向异性蚀刻(anisotropicetching)工艺和至少一个电镀(electroplating)工艺形成。
在一些实施方案中，一个或多个导电迹线216设置在rdl结构230的一个或多个金属间介电层224中。位于靠近rdl结构230的第一表面232的导电迹线216通过设置在导电迹线216和晶粒焊盘204之间的导电通孔206电耦合到对应的半导体晶粒200的晶粒焊盘204。而且，导电通孔206和介电层208与rdl结构230接触。此外，导电迹线216接触并电连接到靠近rdl结构230的第二表面234的对应的rdl接触焊盘218。
如图5所示，rdl结构230的导电迹线216可以设计为从每个半导体晶粒200的一个或多个晶粒焊盘204扇出(fanout)，以提供每个半导体晶粒200与对应的rdl接触焊盘218之间的电连接。因此，rdl接触焊盘218可以具有比每个半导体晶粒200的晶粒焊盘204更大的节距(pitch)，从而可适用于球栅阵列或其他封装安装系统。其中节距是指焊盘与焊盘之间的距离，例如rdl接触焊盘218的节距是指其中一个rdl接触焊盘218与相邻的另一个rdl接触焊盘之间的间距；晶粒焊盘204的节距是指其中一个晶粒焊盘与相邻的另一个晶粒焊盘之间的间距。本实施例中图5所示的仅为展示，并不代表实际中的尺寸，节距或间距的大小以说明书中的描述为准，图示仅为参考。例如，电连接其中一个半导体晶粒200中的导电迹线216可以与电连接另一个半导体晶粒200的导电迹线216电绝缘。然而，应该注意的是，图5中示出的导电迹线216的数量，金属间介电(imd)层224的数量和rdl接触焊盘218的数量仅为示例，并非对本发明的限制。在一些实施例中，导电迹线216可以通过光刻工艺和随后的电镀工艺形成。
在一些实施例中，如图5所示，rdl结构230的钝化层220覆盖imd层224，imd层224通过沉积工艺形成，imd层224的第一表面为所述rld结构230的第一表面。在一些实施例中，钝化层220作为rdl结构230的最顶层。也就是说，钝化层220的第二表面用作rdl结构230的第二表面234。imd层224的第二表面与所述钝化层220的第一表面接触。
根据图5所示的一些实施例，钝化层220可以位于rdl接触焊盘218上。在一些实施例中，钝化层220通过光刻工艺和随后的蚀刻(etching)工艺形成。执行光刻工艺以形成覆盖钝化层220的光刻胶图案(photoresistpattern；图未示)。接下来，执行各向异性蚀刻工艺以形成穿过rdl结构230的钝化层220的开口222。在一些实施例中，开口222位于与rdl结构230的rdl接触焊盘218对应的位置。因此，rdl接触焊盘218的部分分别暴露于钝化层220的对应的开口222。在一些实施例中，rdl接触焊盘218布置为靠近rdl结构230的第二表面234。之后，从钝化层220去除光刻胶图案。
例如，钝化层220可以由与rdl结构230的imd层224相同的材料或不同的材料组成。例如，钝化层220可以由环氧树脂、阻焊剂、无机材料(例如氮化硅(sinx)、氧化硅(siox))、有机聚合物基材等形成。
接着，根据如图6所示的一些实施例，在rdl结构230上会形成导电结构226。导电结构226可以设置在rdl结构230的远离半导体晶粒200的第二表面234上。在一些实施例中，导电结构226形成为穿过钝化层230的开口222(如图5所示)。而且，导电结构226可以分别与对应的rdl接触焊盘218接触并电连接。应该注意的是，在rdl接触焊盘218和对应的导电结构226之间没有ubm(underbumpmetallurgy，凸块底部金属)层形成。
在一些实施例中，每个导电结构226可以包括导电凸块结构(例如铜凸块或焊料凸块结构、导电柱结构、导电线结构或导电膏状物结构)。当导电结构226为导电柱结构时，导电结构226中的每一个可包括导电插塞(conductiveplug)和位于导电插塞上的焊帽(soldercap)。此外，导电插塞可以通过电镀工艺形成。焊帽可以通过光刻工艺、焊料镀层(solderplating)工艺、光刻胶剥离(photoresiststripping)工艺和回流焊(solderreflow)工艺来形成。
接下来，根据如图7所示的一些实施例，执行切割(separation)工艺以沿着划线(scribeline)s1和s2切割rdl结构230和模塑料212。划线s1和s2可以位于半导体晶粒200之间。在执行切割工艺之后，形成单独的半导体封装500。应该注意的是，半导体封装的数量不限于本实施例所公开的数量。
在一些实施例中，如图7所示，每一个半导体封装500均包括重分布层(rdl)结构230、半导体晶粒200、模塑料212和支撑件214。rdl结构230具有第一表面232和与第一表面232相对的第二表面234。半导体晶粒200设置在rdl结构230的第一表面232上并电耦合到rdl结构230。模塑料212位于覆盖半导体晶粒200和rdl结构230的第一表面232的位置。支撑件214位于半导体晶粒200旁边并且与rdl结构230的第一表面232接触。在一些实施例中，半导体封装500的支撑件214可以有助于在半导体封装500受到施加的外部应力时减小封装的翘曲。
图8a-8d是根据本发明的一些实施例的半导体封装500a，500b，500c和500d的平面图。图8a-8d取自半导体晶粒200的背面表面201，并显示沿着半导体封装500a，500b，500c和500d的半导体晶粒200的边界205布置的支撑件214a，214b，214c和214d的形状。在图8a-8d中，略去了每个半导体封装500a，500b，500c和500d的膏状物210和rdl结构230。
在一些实施例中，如图8a-8d所示，每一个支撑件214a，214b，214c和214d均沿着半导体晶粒200的边界205的至少一侧延伸。此外，支撑件214a，214b，214c和214d可以平行于对应的半导体封装500a，500b，500c和500d的半导体晶粒200的边界205。半导体封装500a，500b，500c和500d的模塑料212的边界219可以围绕支撑件214a，214b，214c和214d的外边界217a，217b，217c和217d。因此，支撑件214a，214b，214c和214d可以不从半导体封装500a，500b，500c和500d的模塑料212暴露(或挤出)。
如图8a所示，在一些实施例中，半导体封装500a的支撑件214a的形状为环形(ringshape)，例如矩形的(rectangular)环形。因此，支撑件214a可以沿半导体晶粒200的边界205延伸并且完全包围半导体晶粒200的边界205。如图8b所示，在一些实施例中，半导体封装500b的支撑件214b的形状为磅(pound)符号(#)形状，或称为井字形。因此，支撑件214b可以沿半导体晶粒200的边界205延伸并且完全包围半导体晶粒200的边界205。如图8c所示，在一些实施例中，半导体封装500c包括至少两个条形(strip-shaped)支撑件214c。支撑件214c可以分别位于沿着半导体晶粒200的相对侧的位置。因此，支撑件214c可以沿半导体晶粒200的边界205延伸并且部分地围绕半导体晶粒200的边界205。如图8d所示，在一些实施例中，半导体封装500d的支撑件214d的形状为l形。支撑件214d可以位于沿着半导体晶粒200的相邻侧的位置。因此，支撑件214d可以沿半导体晶粒200的边界205延伸并且部分地围绕半导体晶粒200的边界205。当然，本实施例中支撑件也可以是其他形状，例如支撑件三面包围半导体晶粒，例如在图8d中加入一条侧边与214d连接，并留出一个缺口出来，形成三面环绕的凹形的支撑件包围半导体晶粒。当然支撑件还可以是多边形例如三角形、五边形、六边形、八边形等等。支撑件可避免生产中的翘曲行为，支撑件的形状可为对称及不对称。
本实施例提供一种半导体封装及其制造方法，例如，扇出型晶圆级半导体封装(fowlp)及其制造方法。在一些实施例中，半导体封装包括与半导体晶粒的边界一起延伸的支撑件。支撑件可以由模塑料和rdl结构包围(即模塑料和rdl结构上下围绕支撑件)。此外，支撑件可以与半导体晶粒和rdl结构电绝缘。在一些实施例中，支撑件由半导体材料、导电材料、聚合物或这些材料的组合形成。支撑件的刚度可以大于模塑料的刚度。因此，支撑件可以帮助增加包括半导体晶粒和模塑料的复合结构的机械强度。在将模塑料施加到基板之前，支撑件可以布置在半导体晶粒旁边。当基板与半导体晶粒和模塑料分离时，支撑件可防止复合结构出现后续rdl结构的光刻工艺的翘曲和散焦问题。此外，支撑件可以帮助减少模塑料的使用量。因此，本实施例中的方案可以提高半导体封装的可靠性和质量。
本领域的技术人员将容易地观察到，在保持本发明教导的同时，可以做出许多该装置和方法的修改和改变。因此，上述公开内容应被解释为仅由所附权利要求书的界限和范围所限制。