阵列基板和包括其的嵌入式触摸显示面板的制作方法

本公开涉及显示技术领域，且更具体地涉及一种阵列基板和一种包括该阵列基板的嵌入式触摸显示面板。

背景技术：

有机发光显示器(amoled)是当今平板显示器研究领域的热点之一，与液晶显示器相比，oled具有低能耗、生产成本低、自发光、宽视角和响应速度快等优点，目前，oled已经在手机、pda、数码相机等显示领域开始取代传统的lcd显示屏。内嵌式触摸(incelltouch)技术可以与显示面板工艺兼容，所以越来越受到青睐。尤其是未来应用到柔性oled产品时，内嵌式oled膜集成电路(fic)技术将更加具备优势，主要是因为目前的柔性oled触摸方案都是在薄膜封装(tfe)的封装结构上直接制作多层的触摸结构，这既增加了制作的难度，同时也增加了制作成本。

然而，对于内嵌式有源矩阵有机发光二极管显示器，存在着外界噪声干扰面板的内部信号而导致触控灵敏度受到影响的问题。

公开内容

为了解决上述问题中的至少一个，本公开提供了一种阵列基板和一种包括该阵列基板的嵌入式触摸显示面板。

根据本公开的一方面，提供了一种阵列基板，其包括多个导电图案层，还包括与所述多个导电图案层中的第一导电图案层同层设置且位于第一导电图案层周边的屏蔽环。

在本公开的一个实施例中，所述多个导电图案层包括栅极图案层、源/漏电极层以及发光显示器件的阴极层和阳极层，第一导电图案层是阴极层、阳极层、源\漏电极层和栅极图案层中的一个。

在本公开的一个实施例中，所述阵列基板还包括与所述多个导电图案层中的第二导电图案层同层设置且位于第二导电图案层周边的屏蔽环，第一导电图案层和第二导电图案层是从阴极层、阳极层、源\漏电极层和栅极图案层中选择的两个。

在本公开的一个实施例中，第一导电图案层和第二导电图案层分别是阴极层和阳极层，其中，位于阳极层周边的屏蔽环和位于阴极层周边的屏蔽环通过形成在阵列基板的像素限定层中的通孔彼此电连接。

在本公开的一个实施例中，所述阵列基板还包括与所述多个导电图案层中的第三导电图案层同层设置且位于所述第三导电图案层周边的屏蔽环，第一导电图案层、第二导电图案层和第三导电图案层分别是阴极层、阳极层和源\漏电极层，其中，位于阳极层周边的屏蔽环和位于阴极层周边的屏蔽环通过形成在阵列基板的像素限定层中的通孔彼此电连接，位于阳极层周边的屏蔽环和位于源\漏电极层周边的屏蔽环通过形成在平坦化层中的通孔彼此电连接。

在本公开的一个实施例中，所述阵列基板还包括与所述多个导电图案层中的第四导电图案层同层设置且位于第四导电图案层周边的屏蔽环，第一导电图案层、第二导电图案层、第三导电图案层和第四导电图案层分别是阴极层、阳极层、源\漏电极层和栅极图案层，其中，位于阳极层周边的屏蔽环和位于阴极层周边的屏蔽环通过形成在阵列基板的像素限定层中的通孔彼此电连接，位于阳极层周边的屏蔽环和位于源\漏电极层周边的屏蔽环通过形成在阵列基板的平坦化层中的通孔彼此电连接，位于源\漏电极层周边的屏蔽环和位于栅极图案层周边的屏蔽环通过形成在阵列基板的栅极绝缘层中的通孔彼此电连接。

在本公开的一个实施例中所述阵列基板还包括与所述多个导电图案层中的第二导电图案层同层设置且位于所述第二导电图案层周边的屏蔽环。

在本公开的一个实施例中，位于所述第一导电图案层周边的屏蔽环和位于所述第二导电图案层周边的屏蔽环彼此电连接。

在本公开的一个实施例中，屏蔽环通过跨接方式与第一导电图案层电绝缘。

根据本公开的另一方面，提供了一种嵌入式触摸显示面板，所述嵌入式触摸显示面板包括上面描述的阵列基板。

附图说明

包括附图以提供对本公开的进一步理解，附图并入本申请并组成本申请的一部分，附图示出了本公开的实施例，并与描述一起用于解释本公开的原理。在附图中：

图1是示出根据本公开的实施例的屏蔽环的平面示意图；

图2是示出根据本公开的第一实施例的包括屏蔽环的阵列基板的示意性剖视图；

图3是示出根据本公开的第二实施例的包括屏蔽环的阵列基板的示意性剖视图；

图4是示出根据本公开的第三实施例的包括屏蔽环的阵列基板的示意性剖视图；

图5是示出根据本公开的第四实施例的包括屏蔽环的阵列基板的示意性剖视图；

图6是示出根据本公开的第五实施例的包括屏蔽环的阵列基板的示意性剖视图；

图7是示出根据本公开的实施例的屏蔽环通过跨接方式跨过与触控电极电连接的栅极布线的局部平面示意图。

具体实施方式

将理解的是，当元件或层被称作在另一元件或层“上”或者“连接到”另一元件或层时，该元件或层可以直接在另一元件或层上、直接连接到或直接结合到另一元件或层，或者也可以存在中间元件或中间层。相反，当元件被称作“直接”在另一元件或层“上”或者“直接连接到”另一元件或层时，不存在中间元件或中间层。同样的标号始终指示同样的元件。如在这里使用的，术语“和/或”包括一个或多个相关所列的项目的任意组合和所有组合。

为了便于描述，在这里可使用空间相对术语，如“下”、“在…上方”、“上”、“在…下方”等来描述如图中所示的一个元件或特征与其它元件或特征的关系。将理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。

如这里所使用的，除非上下文另外明确指出，否则单数形式的“一个(种)”和“所述(该)”也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。

在下文中，将参照附图详细地解释本公开。

总体地说，根据本公开实施例的阵列基板包括多个导电图案层，还包括与所述多个导电图案层中的第一导电图案层同层设置且位于第一导电图案层周边的屏蔽环。

此外，屏蔽环可以设置在阵列基板的周边区域中。多个导电图案层可以包括栅极图案层、源/漏电极层以及发光显示器件的阴极层和阳极层，第一导电图案层是阴极层、阳极层、源\漏电极层和栅极图案层中的一个。

可选地，阵列基板还包括与所述多个导电图案层中的第二导电图案层同层设置且位于第二导电图案层周边的屏蔽环。在一些情况下，屏蔽环需要通过跨接方式与第一导电图案层电绝缘。

例如，参照图1，屏蔽环200设置在阵列基板的周边区域中，即设置在阵列基板的非显示区域(即，外围区域)中。包括在阵列基板中的发光显示器件包括用作触控电极的阴极109，而屏蔽环200围绕触摸电极109而设置，以有效地屏蔽外界噪声对基板内部信号的干扰，从而改善触控灵敏度。

在一个实施例中，屏蔽环200可以与集成电路芯片(ic芯片)电连接，而ic芯片可以向屏蔽环200提供接地信号。

另外，发光显示器件的阴极109可以连接到外接栅极引线。

本文所述的多个导电图案层可以包括栅极图案层、源/漏电极层以及发光显示器件的阴极层和阳极层，本文所述的第一导电图案层是阴极层、阳极层、源\漏电极层和栅极图案层中的一个。

在一个实施例中，阵列基板还包括与所述多个导电图案层中的第二导电图案层同层设置且位于第二导电图案层周边的屏蔽环，第一导电图案层和第二导电图案层是从阴极层、阳极层、源\漏电极层和栅极图案层中选择的两个。

在一个实施例中，第一导电图案层和第二导电图案层分别是阴极层和阳极层，其中，位于阳极层周边的屏蔽环和位于阴极层周边的屏蔽环通过形成在阵列基板的像素限定层中的通孔彼此电连接。

在一个实施例中，阵列基板还包括与所述多个导电图案层中的第三导电图案层同层设置且位于第三导电图案层周边的屏蔽环，第一导电图案层、第二导电图案层和第三导电图案层分别是阴极层、阳极层和源\漏电极层。

在此情况下，位于阳极层周边的屏蔽环和位于阴极层周边的屏蔽环通过形成在阵列基板的像素限定层中的通孔彼此电连接，位于阳极层周边的屏蔽环和位于源\漏电极层周边的屏蔽环通过形成在平坦化层中的通孔彼此电连接。

在一个实施例中，阵列基板还包括与所述多个导电图案层中的第四导电图案层同层设置且位于第四导电图案层周边的屏蔽环，第一导电图案层、第二导电图案层、第三导电图案层和第四导电图案层分别是阴极层、阳极层、源\漏电极层和栅极图案层。

在此情况下，位于阳极层周边的屏蔽环和位于阴极层周边的屏蔽环通过形成在阵列基板的像素限定层中的通孔彼此电连接，位于阳极层周边的屏蔽环和位于源\漏电极层周边的屏蔽环通过形成在阵列基板的平坦化层中的通孔彼此电连接，位于源\漏电极层周边的屏蔽环和位于栅极图案层周边的屏蔽环通过形成在阵列基板的栅极绝缘层中的通孔彼此电连接。

在一个实施例中，阵列基板还包括与所述多个导电图案层中的第二导电图案层同层设置且位于所述第二导电图案层周边的屏蔽环。

在此情况下，位于第一导电图案层周边的屏蔽环和位于第二导电图案层周边的屏蔽环彼此电连接。

根据需要，屏蔽环可以通过跨接方式与第一导电图案层电绝缘。

下面将参照图2至图6详细地描述本公开实施例的屏蔽环的具体结构。

图2是示出根据本公开的第一实施例的包括屏蔽环的阵列基板的示意性剖视图。

参照图2，根据本公开实施例的阵列基板100主要包括衬底基板101、依次形成在衬底基板101上的栅极图案层102、覆盖栅极图案层102的栅极绝缘层103、形成在栅极绝缘层103上的有源图案层104、分别与有源图案层104接触并部分地覆盖栅极绝缘层103的源电极层105s和漏电极层105d(即，源\漏电极层105s\105d)、以及平坦化层106。阵列基板100还包括形成在平坦化层106上的发光显示器件以及封装层110，其中，发光显示器件包括用作触控电极的阴极层109、阳极层107以及设置在阴极层109与阳极层107之间的有机发光层108。另外，像素限定层pdl设置在阴极层109与阳极层107之间。

在图2所示的实施例中，屏蔽环200设置在阵列基板100的周边区域中，并围绕阴极109而形成。在图2的剖视图中仅示出了设置在阵列基板100的左侧区域中的屏蔽环200，如图1所示出的。

在本实施例中，屏蔽环200与阴极层109同层地形成且与阴极层109电绝缘。

在一个实施例中，可以通过在像素限定层pdl和有机发光层108上沉积电极材料层，然后通过对电极材料层进行例如图案化工艺来形成彼此电绝缘的屏蔽环200和阴极层109。

如果屏蔽环200与阴极层109的外接引线在同一层上相遇，则屏蔽环200可以通过跨接方式跨过阴极层109的外接引线，即，屏蔽环200可以通过位于不同层上的其他导电图案(比如，在栅极绝缘层103上的栅极金属图案、或在平坦化层106上的阳极金属图案等)进行跨接。因此，屏蔽环200能够与阴极层109电绝缘。

图3是示出根据本公开的第二实施例的包括屏蔽环的阵列基板的示意性剖视图。

参照图3，在本实施例中，除了屏蔽环200-1的设置方式不同于第一实施例的屏蔽环200的设置方式之外，根据本实施例的阵列基板100-1具有与第一实施例的阵列基板100类似的构造，下面将主要描述二者的不同之处。

在本实施例中，屏蔽环200-1不与阴极层109同层地形成，而是与阳极层107同层地形成且与阳极层107电绝缘。屏蔽环200-1是在阵列基板100-1的周边区域中围绕阳极层107而形成的。

类似地，在一个实施例中，可以通过在平坦化层106上沉积电极材料层，然后通过对电极材料层进行例如图案化工艺来形成彼此电绝缘的屏蔽环200-1和阳极层107。

必要时，屏蔽环200-1也可以通过类似的跨接方式实现与阳极层107的电绝缘。

此外，阵列基板可以包括与阴极层109同层地形成且与阴极层109电绝缘的屏蔽环200以及与阳极层107同层地形成且与阳极层107电绝缘的屏蔽环200-1二者。在此情况下，可选的是，屏蔽环200可以通过形成在像素限定层pdl中的通孔与屏蔽环200-1进行电连接。因此，能够更好地屏蔽时钟信号和寄生信号对触控信号的干扰。

图4是示出根据本公开的第三实施例的包括屏蔽环的阵列基板的示意性剖视图。

参照图4，在本实施例中，除了屏蔽环200-2的设置方式不同于第一实施例的屏蔽环200的设置方式之外，根据本实施例的阵列基板100-2具有与第一实施例的阵列基板100类似的构造，下面将主要描述二者的不同之处。

在本实施例中，屏蔽环200-2不与阴极层109同层地形成，而是与源电极105s和漏电极105d同层地形成且与源电极105s和漏电极105d电绝缘。屏蔽环200-2是在阵列基板100-2的周边区域中围绕源电极105s和漏电极105d而形成的。

类似地，在一个实施例中，可以通过在栅极绝缘层103上沉积金属材料层，然后通过对金属材料层进行例如图案化工艺来形成彼此电绝缘的屏蔽环200-2与源电极105s及漏电极105d。

必要时，屏蔽环200-2也可以通过类似的跨接方式实现与源电极105s和漏电极105d的电绝缘。

图5是示出根据本公开的第四实施例的包括屏蔽环的阵列基板的示意性剖视图。

参照图5，除了屏蔽环之外，根据本实施例的阵列基板100-3具有与第一实施例的阵列基板100类似的构造，下面将主要描述二者的不同之处。

在本实施例中，屏蔽环包括与阴极层109同层地形成且与阴极层109电绝缘的屏蔽环200、与阳极层107同层地形成且与阳极层107电绝缘的屏蔽环200-1以及与源电极105s和漏电极105d同层地形成且与源电极105s和漏电极105d电绝缘的屏蔽环200-2。

如图5所示，屏蔽环200可以通过形成在像素限定层pdl中的通孔h1与屏蔽环200-1电连接，而屏蔽环200-1可以通过形成在平坦化层106中的通孔h2与屏蔽环200-2电连接。因此，屏蔽环200、屏蔽环200-1和屏蔽环200-2这三者实现电连接。

此外，屏蔽环200、屏蔽环200-1和屏蔽环200-2的形成方法可以分别与在上面的实施例中描述的方法类似。

当然，可以理解的是，屏蔽环200、屏蔽环200-1和屏蔽环200-2也可以不彼此电连接。或者，屏蔽环200、屏蔽环200-1和屏蔽环200-2中的两个实现电连接。比如，屏蔽环200与屏蔽环200-1实现电连接，或者屏蔽环200-1和屏蔽环200-2实现电连接。

图6是示出根据本公开的第五实施例的包括屏蔽环的阵列基板的示意性剖视图。

除了屏蔽环之外，根据本实施例的阵列基板100-4具有与第一实施例的阵列基板100类似的构造，下面将主要描述二者的不同之处。

在本实施例中，屏蔽环包括与阴极层109同层地形成且与阴极层109电绝缘的屏蔽环200、与阳极层107同层地形成且与阳极层107电绝缘的屏蔽环200-1、与源电极105s和漏电极105d同层地形成且与源电极105s和漏电极105d电绝缘的屏蔽环200-2、以及与栅极图案层102同层地形成且与栅极图案层102电绝缘的屏蔽环200-3。

如图6所示，屏蔽环200可以通过形成在像素限定层pdl中的通孔h1与屏蔽环200-1电连接，屏蔽环200-1可以通过形成在平坦化层106中的通孔h2与屏蔽环200-2电连接，并且屏蔽环200-2可以通过形成在栅极绝缘层103中的通孔h3与屏蔽环200-3电连接。在这种情况下，屏蔽环200、屏蔽环200-1、屏蔽环200-2和屏蔽环200-3能够实现电连接。

同样，屏蔽环200、屏蔽环200-1、屏蔽环200-2和屏蔽环200-3也可以不彼此电连接。或者，屏蔽环200、屏蔽环200-1、屏蔽环200-2和屏蔽环200-3中的相邻的两个屏蔽环可以实现电连接。

在图2至图6中举例说明了根据本公开的一些实施例的包括屏蔽环的阵列基板，然而根据本公开的内容，本公开的阵列基板并不仅仅限于在图2至图6中所示出的例子。

图7是示出根据本公开的实施例的屏蔽环通过跨接方式跨过与触控电极电连接的栅极布线以与栅极布线电绝缘的局部平面示意图。

在图7中，发光显示器件的阴极层109通过像素限定层pdl的镂空区域t1向下连接，从而与下方的横向的阳极金属层(例如，ito/ag/ito层)电连接，然后通过形成在平坦化层106中的过孔t2和形成在栅极绝缘层103中的过孔t3与形成在衬底基板101上的栅极布线400电连接。

在此情况下，例如，与栅极图案层102同层地形成且与栅极图案层102电绝缘的屏蔽环200-3在进行环连接时将遇到栅极布线400，此时为了实现与栅极布线400的电绝缘，屏蔽环200-3可以经由形成在栅极绝缘层103中的过孔t3通过位于不同层的跨接线cl进行闭合环的电连接。

在一个实施例中，跨接线cl可以是形成在栅极绝缘层103上的部分源漏电极层(其与源电极105s和漏电极105d电绝缘)，或者是形成在平坦化层106上的部分阳极层(其与阳极层107电绝缘)。然而，在本公开中，跨接线cl的类型不限于此，只要能够使屏蔽环与同层的导电层(比如，阴极层109、阳极层107、源电极105s和漏电极105d、或者栅极图案层102等)实现电绝缘即可。

此外，本公开的实施例还提供了一种嵌入式触摸显示面板，其包括上面描述的阵列基板。

由于在阵列基板的周边区域中围绕相应的导电图案层设置了屏蔽环，所以能够有效地屏蔽时钟信号和寄生信号对触控信号的干扰，因此改善了触控灵敏度。

已经针对附图给出了对本公开的特定示例性实施例的前面的描述。这些示例性实施例并不意图是穷举性的或者将本公开局限于所公开的精确形式，并且明显的是，在以上教导的启示下，本领域普通技术人员能够做出许多修改和变化。因此，本公开的范围并不意图局限于前述的实施例，而是意图由权利要求和它们的等同物所限定。