一种改善射频开关特性的MOSFET结构的制作方法

本发明涉及一种mosfet结构，特别是涉及一种改善射频开关特性的mosfet结构。

背景技术：

品质因子fom(figureofmerit)用于评价场效应管mosfet的开关性能或工艺能力，它是插损(insertionloss)和隔离度(isolation)的折中，插损用导通电阻ron表征，隔离度取决于关断电容coff，对n型mosfet，如图1所示，定义当栅极电压vg＝+vdd时漏源电阻为导通电阻ron，定义当栅极电压vg＝-vdd时漏源间电容为关断电容coff。一般来说，品质因子(figureofmerit,fom)越低越好，金属(metal)的寄生电阻和金属间的寄生电容会影响导通电阻ron和关断电容coff。

现有mosfet结构如图2及图3所示，图2为俯视图，图3为图2的a-a’剖面图，栅极g、漏极d和源极s均由多个叉指组成，10为栅极g的多晶硅(poly-si)，20为源极s的金属，30为漏极d的金属，每个间隔一个栅极g，通常漏极d和源极s金属层相同，其引出金属位于器件的两侧，栅极g为多晶硅(poly-si)。mosfet的栅极g的多晶硅(poly-si)下方为栅极氧化层(gateoxide)40，栅极氧化层(gateoxide)40的下方为硅材料(silicon)，漏极d和源极s的金属通过通孔(via)连接至掺杂层n+(50)，每个掺杂层n+(50)在水平方向向栅极氧化层(gateoxide)40下方扩展，即栅极氧化层(gateoxide)40下方的硅材料(silicon)宽度略小于栅极氧化层(gateoxide)40的宽度，栅极氧化层(gateoxide)40下方的硅材料(silicon)的下方和掺杂层n+(50)的下方为潜埋氧化层(buriedoxide)70，潜埋氧化层(buriedoxide)70的下方为衬底硅材料(silicon)。漏极d和源极s间的关断电容coff包含金属层间的寄生电容，且沿着晶体管宽度方向的金属连线会导致晶体管的导通电阻变大。现有mosfet结构的漏极d和源极s的金属的寄生电阻较大，导致品质因子fom较大，即场效应管mosfet的开关性能或工艺能力较差。

技术实现要素：

为克服上述现有技术存在的不足，本发明之目的在于提供一种改善射频开关特性的mosfet结构，以在不增加额外的寄生电容的基础上减小金属寄生电阻，改善场效应管mosfet的射频开关特性。

为达上述及其它目的，本发明提出一种改善射频开关特性的mosfet结构，在不改变mosfet的soi结构前提下，在漏极(d)和源极(s)的金属上再分层叠加放置长度递减的金属。

进一步地，所述源极(s)20的金属的引出部分放置于金属metall，深入器件区一定距离dl，在金属metall的上面叠加金属metalm，深入器件区一定距离dm，在金属metalm的上面叠加金属metaln，深入器件区一定距离dn，所述源极(s)重叠的不同层间用通孔进行连接。

进一步地，所述源极(s)20的金属的引出部分放置于金属metall，深入器件区3/4器件宽度w。

进一步地，在金属metall的上面叠加金属metalm，深入器件区2/4器件宽度w。

进一步地，在金属metalm的上面叠加金属metaln，深入器件区1/4器件宽度w。

进一步地，所述漏极(d)的金属的引出部分放置于金属metall，深入器件区一定距离dl；然后在金属metall的上面叠加金属metalm，深入器件区一定距离dm；之后在金属metalm的上面叠加金属metaln，深入器件区一定距离dn，所述漏极(d)重叠的不同层间用通孔进行连接。

进一步地，所述漏极(d)的金属的引出部分放置于金属metall，深入器件区3/4器件宽度w；在金属metall的上面叠加金属metalm，深入器件区2/4器件宽度w；在金属metalm的上面叠加金属metaln，深入器件区1/4器件宽度w

进一步地，所述漏极(d)的金属metalm与源极(s)的金属metalm在器件宽度方向不能有重叠、所述漏极(d)的金属metaln与源极(s)的金属metaln在器件宽度方向不能有重叠。

进一步地，所述漏极(d)的金属metaln与源极(s)的金属metalm/n在器件宽度方向长度可以不一致，同时叠加的金属也可以不同，通常做成对称的形式。

进一步地，金属层metaln与金属层metalm可以对齐或金属层metaln比金属层metalm有缩进。

与现有技术相比，本发明一种改善射频开关特性的mosfet结构在不改变mosfet的soi结构前提下，通过将源极(s)20的金属和漏极(d)30的不同层的金属逐层递减，可以减小漏极d和源极s的金属产生的寄生电阻，改善mosfet射频开关的特性。

附图说明

图1为现有技术中评价mosfet品质因子(fom)的参数示意图；

图2为现有技术mosfet结构俯视图；

图3为现有技术mosfet的a－a’剖面示意图；

图4为本发明一种改善射频开关特性的mosfet结构俯视图。

具体实施方式

以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。

图4为本发明一种改善射频开关特性的mosfet结构的俯视结构示意图。如图4所示，本发明一种改善射频开关特性的mosfet结构，包括栅极(g)10的多晶硅(poly-si)、源极(s)20的金属metall/m/n201/202/203以及漏极(d)30的金属metall/m/n301/302/303，源极(s)20的金属和漏极(d)30的不同层的金属逐层递减用于在不增加额外寄生电容的情况下减小由于金属引起的寄生电阻。

在不改变mosfet的soi(silicon-on-insulator，绝缘衬底上的硅)结构前提下，在现有技术的漏极d和源极s的金属上再分层叠加放置长度递减的金属，可以减小漏极d和源极s的金属产生的寄生电阻。如图4所示，栅极(g)10的多晶硅(poly-si)放置于某一层；源极(s)20的金属的引出部分放置于金属metall，深入器件区一定距离dl(如3/4器件宽度w)，然后在金属metall的上面叠加金属metalm，再深入器件一定距离dm(如2/4器件宽度w)，之后在金属metalm的上面叠加金属metaln，深入器件一定距离dn(如1/4器件宽度w)；漏极(d)30的金属的引出部分放置于金属metall，深入器件区一定距离dl(如3/4器件宽度w)，然后在金属metall的上面叠加金属metalm，再深入器件一定距离dm(如2/4器件宽度w)，之后在金属metalm的上面叠加金属metaln，深入器件一定距离dn(如1/4器件宽度w)。漏极(d)30和源极(s)20重叠的不同层间用通孔via(未示出)进行连接，在此需说明的是，图4为了方便看清各层重叠情况，漏极(d)30和源极(s)20的不同层的金属的宽度是递减的，实际上是等宽的。同时，漏极(d)30和源极(s)20叠加的金属应避免侧面正对以免增加额外的寄生电容，即漏极(d)30的金属metalm应与源极(s)20的金属metalm在器件宽度方向不能有重叠、漏极(d)30的金属metaln应与源极(s)20的金属metaln在器件宽度方向不能有重叠。

图4所示漏极(d)30的金属metaln应与源极(s)20的金属metalm/n在器件宽度方向长度可以不一致，同时叠加的金属也可以不同，如多一些层或少一层，但通常做成对称的形式，过多的金属层也不利于加工制造。

另外请注意，金属层3(对应metaln)与金属层2(对应metalm)可以对齐，但不以此为限，图示是表示的金属层3比金属层2有缩进。

综上所述，本发明一种改善射频开关特性的mosfet结构在不改变mosfet的soi结构前提下，通过将源极(s)20的金属和漏极(d)30的不同层的金属逐层递减，可以减小漏极d和源极s的金属产生的寄生电阻，改善mosfet射频开关的特性。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。