一种半导体器件的制作方法

本发明涉及一种半导体器件，尤其涉及一种大通道面积及高稳定性的半导体器件。

背景技术：

液晶显示面板具有有效显示区域以及周边电路区。有效显示区域内配置有多个像素以形成像素阵列，周边电路区则设有周边线路，周边线路包括多个半导体器件，例如图1所示的现有技术中平面式半导体器件，又或者图2所示的现有技术中垂直式半导体器件。平面式半导体器件100包括依次层叠的栅极层110、栅极绝缘层120、半导体层130及源漏极层140，垂直式半导体器件200包括栅极层210、栅极绝缘层220、半导体层230及源漏极层240，因为半导体层130、230一般为氧化物材质，所以容易受环境光的影响，而基于较小的栅极层面积，其阈值电压vth的偏移也较大。如图1所示，半导体层130裸露，于后续的cvd(chemicalvapordeposition化学气相沉积)工艺中会受到损伤，对平面式半导体器件100的性质影响也较大。

另外，显示面板再往更高层次的发展及市场需求，需要以窄边框设计，实现完美的视觉效果。要增加驱动芯片及额外电路，半导体器件的效能或数量就相对重要，但又需同时实现窄边框，就会难以兼顾，甚至可能会影响到面板操作。

技术实现要素：

本发明提供一种半导体器件，以改善现有技术窄边框与半导体器件的效能不能兼顾的问题。

上述的半导体器件设置于基板上，该半导体器件包括：

第一金属层，层叠于该基板之上，该第一金属层上具有第一凹槽，该第一凹槽的槽底相较于槽口更接近于该基板；

绝缘层，层叠于该第一金属层之上；

半导体层，层叠于该栅极绝缘层之上；以及

第二金属层，层叠于该栅极绝缘层之上，该第二金属层的个数为两个且相互平行，该第二金属层的延伸方向异于该第一凹槽的方向；

其中，该半导体层层叠于该第二金属层之上；或者该第二金属层层叠于该半导体层之上。

作为可选的技术方案，该第一金属层为栅极层，第二金属层为源漏极层。

作为可选的技术方案，该第二金属层的延伸方向垂直于该第一凹槽的方向。

作为可选的技术方案，该基板与该第一金属层接触的表面为平面；或者该基板具有第二凹槽，该第一金属层覆盖于该第二凹槽形成该第一凹槽。

作为可选的技术方案，该半导体层的材质为铟镓锌氧化物。

作为可选的技术方案，该半导体层与该第二金属层使用同一道光掩膜。

本发明还提供一种半导体器件，该半导体器件设置于基板上，该半导体器件包括：

源极层，层叠于该基板上，该源极层呈圆柱体；

第一绝缘层，层叠于该基板上且该第一绝缘层环绕该源极层；

半导体层，层叠于该源极层及该第一绝缘层上，且该半导体层呈圆柱体；

第二绝缘层，层叠于该源极层及该第一绝缘层上并环绕该半导体层；

栅极层，层叠于该源极层及该第一绝缘层上并环绕该第二绝缘层；以及

漏极层，层叠于该半导体层。

作为可选的技术方案，该第二绝缘层与该栅极层的厚度等于该半导体层的厚度。

作为可选的技术方案，该源极层及该漏极层的截面面积小于或等于该半导体层的截面面积。

作为可选的技术方案，该漏极层与该栅极层为同一层金属。

相比于现有技术，本发明的半导体器件的第一金属层呈u形，其效能大幅提高，有利于窄边框的设计，且第二金属层处于第一金属层范围内，可提高穿透率，另外半导体层被第一金属层包覆，可进一步提高器件的稳定性。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为现有技术中平面式半导体器件的示意图；

图2为现有技术中垂直式半导体器件的示意图；

图3为本发明半导体器件的一实施例的示意图；

图4为图3中半导体器件的制作流程图；

图5为图4中第一金属层的制作流程图；

图6a为图4中第二金属层的制作流程图；

图6b为图6a的另一视角的示意图；

图7a为图4中半导体层的制作流程图；

图7b为图7a的另一视角的示意图；

图8为本发明半导体器件的另一实施例的示意图；

图9为图8中半导体器件的制作流程图；

图10a为图9中半导体层、第二金属层的制作流程图；

图10b为图10a的另一视角的示意图；

图11为本发明半导体器件的另一实施例的示意图；

图12为本发明半导体器件的另一实施例的示意图；

图13为图12中半导体器件的制作流程图；

图14为图13中第一绝缘层的制作流程图；

图15为图13中第二绝缘层的制作流程图；

图16为图13中栅极层与漏极层的制作流程图。

具体实施方式

图3为本发明半导体器件的一实施例的示意图。请参照图3，半导体器件300设置于基板(图3中未示出)上，其包括自下而上依序叠置的第一金属层310、绝缘层320、第二金属层330及半导体层340。第一金属层310层叠于基板上，并具有第一凹槽，第一凹槽的槽底相较于槽口更接近于该基板，即如图3所示，蚀刻第一金属层310形成第一凹槽，第一金属层310呈现类似u形的结构，在此基础上，绝缘层320层叠于第一金属层310上，且绝缘层320完全覆盖第一金属层310；再依次将第二金属层330层叠于绝缘层320上，半导体层340层叠于第二金属层330上，同样地，第二金属层330及半导体层340也会呈现u形的结构，如此，半导体器件300的形状大致上可通过第一金属层310的形状以界定，且半导体器件300的工艺与图1中平面式半导体器件100的工艺相似，而不需要额外增加工艺步骤。在本实施例中或者其他实施例中，图示中左下右上的斜线均代表第一金属层，左上右下的斜线均代表第二金属层，点状均代表半导体层。

如图3所示，绝缘层320层叠于第一金属层310上，绝缘层320对应于第一凹槽的区域具有第一凹部，第二金属层330与半导体层340分别设置于第一凹部中。其中，第二金属层330的个数为两个且相互平行，即两个第二金属层330沿第一方向间隔设置，且部分半导体层340位于两个第二金属层330之间而容置于第一凹部中，部分半导体层340层叠于两个第二金属层330上，第一金属层310的第一凹槽的开口朝向第二方向延伸，第二方向垂直基板所在的平面，第一方向垂直于第二方向。在实际使用中，第一金属层310可作为栅极层，两个第二金属层330可作为源漏极层使用。于本实施例，半导体层340的材质为铟镓锌氧化物(igzo)。

如此，使得第二金属层330于基板上的投影处于第一金属层310范围之内，不会增加额外的金属走线区域面积，可减小半导体器件300的设计面积，若半导体器件300用于像素驱动时，有利于降低对半导体层330遮光的第一金属层310的在整个显示面板中所占的面积，增加了整个显示面板的穿透率，若将上述半导体器件运用至显示面板中，则有利于提高整个显示面板的穿透率。另外，由于半导体层340被第一金属层310所包覆，环境光会被第一金属层310挡住并反射，而不会照射到半导体层340上，这种半导体层340被包覆的设计可提高半导体器件300的稳定性。

并且如图3所示，半导体层340呈近似u形的结构，在同一设计面积下，相比于平面式半导体器件100或垂直式半导体器件200，半导体器件300的半导体层340依据上述的第一凹槽层叠而呈现u形，使得半导体层340的面积大幅增加，即半导体器件300的通道面积大幅增加，如此可提升单个半导体器件的效能(包括打开电流及稳定性)，如此，在有限的电路设计区域内(例如显示面板可视区外面积有限的电路区)，可满足增加不同功能的电路设计(例如栅极驱动电路或其他额外功能电路等)，当然，即使不需增加不同功能的电路设计，由于半导体器件300的面积减小，使得上述的电路设计区域的面积也可进一步缩小，显示面板可做更窄的边框设计。

于本实施例，半导体层340层叠于第二金属层330之上，图4为图3中半导体器件的制作流程图，请参照图4。

步骤301:形成第一金属层310于基板上，第一金属层310具有第一凹槽，第一凹槽的槽底相较于槽口更接近于基板，第一金属层310呈现类似u形的结构；

步骤302：层叠绝缘层320于第一金属层310上，绝缘层320完全覆盖第一金属层310，绝缘层320对应于第一凹槽的区域具有第一凹部；

步骤303：层叠第二金属层330于绝缘层320上，蚀刻后形成两个相互平行的第二金属层330，两个第二金属层330位于第一凹部中，两个第二金属层330沿第一方向间隔设置，第一方向垂直于第一凹槽的开口的延伸方向；

步骤304：层叠半导体层340于两个第二金属层330上，其中，部分半导体层覆盖于第一凹部而直接接触绝缘层320，即，半导体层340覆盖两个第二金属层330及两个第二金属层330之间的绝缘层320。

在上述的制作过程中，先制作第二金属层330后制作半导体层340，可减少工艺所需制作的光掩膜数量，即两者可利用相同的光掩膜定义出形状，有利于节省制作成本，并且，因为半导体层340层叠于第二金属层330上，还可避免半导体层340被金属蚀刻液所伤害。

以下将对上述图4中所述的步骤进行详细描述。

图5为图4中第一金属层的制作流程图。请参照图5。

步骤3011：于基板上运用溅射法(spt)沉积第一金属层310，再接着进行黄光工艺，并在半调式光掩膜下进行干式蚀刻，上述的半调式光掩膜的材质为光阻(pr)且半调式光掩膜的中部厚度小于周边厚度；

如此，步骤3011完成后，半调式光掩膜中部的光阻会被蚀刻掉且半调式光掩膜外的第一金属层310也会被部分蚀刻而厚度减薄。

步骤3012：湿式蚀刻，进行第一金属层310的形状定义；

经过步骤3012后，半调式光掩膜外的第一金属层310会被全部蚀刻掉，而半调式光掩膜内的第一金属层310对应半调式光掩膜的镂空区域的被部分蚀刻掉而厚度减薄，从而使得第一金属层310可形成第一凹槽，即构成类似于u形的形状。

步骤3013：停止蚀刻，并清洗剩余的光阻，得到定义完成的第一金属层310。

图6a为图4中第二金属层的制作流程图，图6b为图6a的另一视角的示意图，请一并参照图6a、图6b。图6b是图6a的自右向左的视角的示意图。

步骤3031：如图6b所示，于绝缘层320上运用溅射法(spt)沉积第二金属层330，再接着进行黄光工艺，最后在半调式光掩膜下进行气体反应,用于将上述半调式光掩膜的中间部分反应掉，气体优选为氧气；

步骤3032：湿式蚀刻，进行第二金属层330的形状定义；

经过步骤3032后，光掩膜外的第二金属层330会被全部蚀刻掉，而光掩膜内的第二金属层330只有中间部分被全部蚀刻掉而暴露出绝缘层320，从而形成两个平行的第二金属层330。

步骤3033：停止蚀刻，并清除剩余的光阻，得到定义完成的第二金属层330。

图7a为图4中半导体层的制作流程图，图7b为图7a的另一视角的示意图，请一并参照图7a、图7b。

步骤3041：于第二金属层330上运用溅射法(spt)沉积半导体层340，再接着进行黄光工艺，本步骤中的黄光工艺的光掩膜可使用步骤3031中的同一形状的光掩膜，接着进行蚀刻及去除光阻；

步骤3042：停止蚀刻，并清除剩余的光阻，得到定义完成的半导体层340。

在上述的实施例中，第二金属层330是制作在半导体层340下方的，而在其他实施例中，第二金属层与半导体层制作的先后顺序可做变化，例如图8所示的本发明半导体器件的另一实施例。

请参照图8，半导体器件400包括自下而上依次层叠的第一金属层410、绝缘层420、半导体层430及第二金属层440，半导体器件400与半导体器件300的差别在于：第二金属层440层叠于半导体层430之上。第一金属层410层叠于基板上，并具有第一凹槽，即如图8所示，第一金属层410呈类似u形的结构，在此基础上，绝缘层420再层叠于第一金属层410上，绝缘层420也会同样具有类似u形的结构，最后，再将半导体层430层叠于绝缘层420上，以及第二金属层440层叠于半导体层430上，同样地，半导体层430对应第一凹部的区域具有第二凹部，即半导体层430也会呈现u形的结构，第二金属层440对应设置于第二凹部中，如此，半导体器件400通过第一金属层410的形状即可定义出基本结构。于本实施例，第二金属层440的个数为两个，且沿着第一方向相互平行间隔设置，第一方向垂直于第一凹槽的开口的延伸方向(第二方向)。

图9为图8中半导体器件的制作流程图，请参照图9。

步骤401：定义第一金属层410于基板上，第一金属层410具有第一凹槽，第一凹槽的槽底相较于槽口更接近于基板，即从第一金属层410的远离基板的那个表面蚀刻第一金属层410后，第一金属层410呈现类似u形的结构；

步骤402：层叠绝缘层420于第一金属层410及基板上；

步骤403：层叠半导体层430、第二金属层440于绝缘层420上，并定义出两个相互平行的第二金属层440。

于上述步骤中，步骤401中第一金属层410的定义过程与步骤301中第一金属层310的定义过程相同，步骤402中绝缘层420的定义过程与步骤302中绝缘层320的定义过程相同，在这里便不再赘述。而于本实施例中，先制作半导体层430后制作第二金属层440，如此可减少曝光的道数，即半导体层430与第二金属层440可使用同一道光掩膜并曝光一次后即可完成两者的形状定义。

图10a为图9中半导体层、第二金属层的制作流程图，图10b为图10a的另一视角的示意图，请参照图10a、10b。

步骤4031：于绝缘层420上运用溅射法(spt)沉积半导体层430，再接着进行黄光工艺，最后进行蚀刻及去除光阻；

步骤4032：停止蚀刻，得到定义完成的半导体层430；

步骤4033：于半导体层430上运用溅射法(spt)沉积第二金属层440，最后在光掩膜下进行气体反应,用于将光掩膜的中间部分反应掉，气体优选为氧气；

步骤4034：进行干式蚀刻或者湿式蚀刻，以定义第二金属层440的形状；

步骤4035：停止蚀刻，并清除剩余的光阻，得到定义完成的半导体层430及两个相互平行的第二金属层440。

于上述实施例中，第一金属层310或第一金属层410均层叠在平面状的基板上，所以还需要进行步骤301或步骤401来定义u形的形状。当然，在其他实施例中，基板的形状也可直接制作成u形，即基板上对应半导体器件具有凹槽，半导体器件容置于上述凹槽中。

图11为本发明半导体器件的另一实施例的示意图。请参照图11，半导体器件500包括自下而上的第一金属层510、绝缘层520、第二金属层530以及半导体层540。由于基板550预先制作成具有凹槽的形状，即基板550具有第二凹槽，第一金属层510覆盖于第二凹槽的多个侧壁上，并形成与第二凹槽相对应的第一凹槽，第一凹槽与第二凹槽的形状相似，呈类似u形的结构，在此基础上，绝缘层520再层叠于第一金属层510上，绝缘层520对应第一凹槽的区域具有第一凹部，第一凹部同样具有类似u形的结构，最后，再将第二金属层530层叠于绝缘层520上，半导体层540层叠于绝缘层520及第二金属层530上，同样地，第二金属层530及半导体层540也会呈现u形的结构，如此，半导体器件500通过基板550上的第二凹槽的形状即可定义出基本结构。

即本发明的半导体器件不需要增加额外的工艺，利用第一金属层的形状定义或者基板的凹槽形状即可形成所需的u形架构。

图12为本发明半导体器件的另一实施例的示意图。请参照图12，半导体器件600设置于基板(未示出)上，其包括源极层610、第一绝缘层620、半导体层630、第二绝缘层640、栅极层650及漏极层660。源极层610层叠与基板上，并且源极层610成圆柱体的形状，第一绝缘层620层叠于基板上，并且第一绝缘层620环绕源极层610，半导体层630层叠于源极层610及第一绝缘层620之上，且半导体层630呈圆柱体，半导体层630完全覆盖源极层610，且覆盖部分第一绝缘层620，第二绝缘层640层叠于第一绝缘层620上并环绕半导体层630，第二绝缘层640接触部分第一绝缘层620并使得部分第一绝缘层620自第二绝缘层640的边缘暴露出，栅极层650层叠于第一绝缘层620上并环绕第二绝缘层640，漏极层660层叠于半导体层630之上。即半导体器件600以半导体层630为中心，沿柱体方向的两侧分别设置源极层610及漏极层660，沿柱体的径向方向依次包覆第二绝缘层640及栅极层650。

如此，半导体层630处于半导体器件600的中心，被源极层610、栅极层650及漏极层660所包覆，在后续的化学气相沉积工艺中或者在环境光的照射下，半导体层630都不会受到影响，有利于提高半导体器件600的稳定性。另外，由于，源极层610与栅极层650之间或者栅极层650与漏极层660之间没有重叠的区域，即源极层610与栅极层650之间或者栅极层650与漏极层660之间不存在耦合电容的问题，半导体器件600电学上更为稳定。

并且由于本实施例的圆柱体设计，平面式半导体器件100或垂直式半导体器件200，半导体器件600的电流大小可大幅提高，以与平面式半导体器件100相比较为例进行说明，例如，以平面式半导体器件100的边长为10um，半导体器件600的直径为10um，半导体层的厚度均为100nm为例进行计算，半导体器件600的电流为平面式半导体器件100的电流的34.4倍，即相同设计面积下，半导体器件600的电流大小大幅提高。

于本实施例中，源极层610及漏极层660的截面面积小于或等于半导体层630的截面面积，第二绝缘层640与栅极层650的厚度等于半导体层630的厚度，漏极层660与栅极层650的定义使用同一道光掩膜，即漏极层660与栅极层650为同一金属层，而后经过光掩膜蚀刻后被定义分开。

图13为图12中半导体器件的制作流程图。请参照图13。

步骤601：于基板上沉积源极层610并进行源极层610的定义，定义完成的源极层610为圆柱体；

步骤602：于基板上沉积第一绝缘层620并进行第一绝缘层620的定义，第一绝缘层620环绕源极层610但并不覆盖源极层610；

步骤603：于源极层610及第一绝缘层620上沉积半导体层630并进行半导体层630的定义，定义完成的半导体层630为圆柱体且截面面积大于或等于源极层610的截面面积；

步骤604：于半导体层630上沉积第二绝缘层640并进行第二绝缘层640的定义，第二绝缘层640环绕半导体层630但并不覆盖于半导体层630之上；

步骤605：接着沉积一层金属层，该层金属层经过蚀刻后定义出栅极层650及漏极层660，定义完成的栅极层650环绕第二绝缘层640，漏极层660定义于半导体层630之上，且漏极层660的截面面积小于或等于半导体层630的截面面积。

以下进行上述步骤中部分步骤的详细描述。

图14为图13中第一绝缘层的制作流程图，请参照图14。

步骤6021：于定义完成的源极层610及基板上沉积第一绝缘层620；

步骤6022：进行蚀刻；

步骤6023：去除蚀刻后剩余的光阻，得到定义完成的第一绝缘层620，定义完成的第一绝缘层620环绕源极层610但并不覆盖源极层610。

图15为图13中第二绝缘层的制作流程图，请参照图15。

步骤6041：于定义完成的半导体层630及第一绝缘层620上沉积第二绝缘层640；

步骤6042：进行蚀刻；

步骤6043：去除蚀刻后剩余的光阻，得到定义完成的第二绝缘层640，定义完成的第二绝缘层640环绕半导体层630但并不覆盖于半导体层630之上。

图16为图13中栅极层与漏极层的制作流程图，请参照图16。

步骤6051：于定义完成的半导体层630及第二绝缘层640上沉积金属层；

步骤6052：进行蚀刻；

步骤6053：去除蚀刻后剩余的光阻，得到定义完成的栅极层650及漏极层660，定义完成的栅极层650环绕第二绝缘层640，漏极层660定义于半导体层630之上，且漏极层660的截面面积小于或等于半导体层630的截面面积。

综上所述，本发明的半导体器件的第一金属层呈u形，其效能大幅提高，有利于窄边框的设计，且第二金属层处于第一金属层范围内，可提高穿透率，另外半导体层被第一金属层包覆，可进一步提高器件的稳定性；本发明半导体器件的半导体层呈圆柱体并处于器件的中心，其稳定性更高且电流可大幅提高。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。