一种发光二极管的外延片及其制备方法与流程

本发明涉及半导体
技术领域：
，特别涉及一种发光二极管的外延片及其制备方法。
背景技术：
：发光二极管(英文：lightemittingdiode，简称：led)是一种能发光的半导体电子元件。以氮化镓(gan)为代表的半导体发光二极管，具有禁带宽度大、高电子饱和漂移速度、耐高温、大功率容量等优良特性，在新兴的光电产业中具有广大的前景。芯片是led最重要的组成部分，外延片是芯片制备的原材料。现有的gan基led外延片通过在异质基底(如蓝宝石衬底)上外延生长u型gan层、n型gan层、发光层、p型gan层形成。其中，发光层包括交替层叠的铟镓氮(ingan)量子阱层和gan量子垒层，gan量子垒层将n型gan层中的电子和p型gan层中的空穴限制在ingan量子阱层中复合发光。在实现本发明的过程中，发明人发现现有技术至少存在以下问题：gan和衬底之间为异质材料，晶格失配度大，造成外延片生长过程中产生应力和缺陷，应力和缺陷沿外延片的层叠方向延伸到发光层，加上ingan量子阱层和gan量子垒层之间也存在晶格失配，会进一步加大发光层中的应力和缺陷，导致电子和空穴之间进行非辐射复合，因而减少了电子和空穴的辐射复合，最终降低了发光二极管的内量子效率。技术实现要素：为了解决现有技术的问题，本发明实施例提供了一种的发光二极管外延片及其制备方法。所述技术方案如下：第一方面，本发明实施例提供了一种发光二极管的外延片，所述外延片包括衬底以及依次层叠在所述衬底上的缓冲层、未掺杂氮化镓层、n型氮化镓层、发光层和p型氮化镓层，所述外延片还包括缺陷阻挡层、第一应力释放层、第二应力释放层和第三应力释放层，所述缺陷阻挡层层叠在所述n型氮化镓层上，所述第一应力释放层层叠在所述缺陷阻挡层上，所述第二应力释放层层叠在所述第一应力释放层上，所述第三应力释放层层叠在所述第二应力释放层和所述发光层之间；所述缺陷阻挡层为掺杂硅的铝镓氮层，所述第一应力释放层为掺杂硅的氮化镓层，所述第二应力释放层包括多个第一子层和多个第二子层，多个所述第一子层和多个所述第二子层交替层叠设置，每个所述第一子层为未掺杂的铟镓氮层，每个所述第二子层为掺杂硅的氮化镓层，所述第三应力释放层为掺杂硅的铟镓氮层；所述缺陷阻挡层中硅的掺杂浓度低于所述第一应力释放层中硅的掺杂浓度，所述第一应力释放层中硅的的掺杂浓度高于各个所述第二子层中硅的掺杂浓度，各个所述第二子层中硅的掺杂浓度低于所述第三应力释放层中硅的掺杂浓度。可选地，所述缺陷阻挡层中硅的掺杂浓度为1017cm-3～1018cm-3，所述缺陷阻挡层的厚度为50nm～200nm。可选地，所述第一应力释放层中硅的掺杂浓度大于1019cm-3，所述第一应力释放层的厚度为100～300nm。可选地，每个所述第二子层中硅的掺杂浓度为1017cm-3～1018cm-3，所述第二子层的厚度为50nm～100nm。可选地，所述第三应力释放层中硅的掺杂浓度大于1019cm-3，所述第三应力释放层的厚度为100nm～300nm。可选地，所述第一子层的厚度为1nm～5nm。可选地，所述发光层包括多个量子阱层和多个量子垒层，多个所述量子阱层和多个所述量子垒层交替层叠设置，每个所述量子阱层为铟镓氮层，每个所述量子垒层为氮化镓层；各个所述第一子层中铟组分的含量与每个所述量子阱层中铟组分的含量之比大于0且小于0.2。可选地，所述第二子层的数量与所述第一子层的数量相同，所述第一子层的数量为2～20个。第二方面，本发明实施例提供了一种如第一方面提供的外延片的制备方法，所述制备方法包括：提供一衬底；在所述衬底上依次生长缓冲层、未掺杂氮化镓层、n型氮化镓层、缺陷阻挡层、第一应力释放层、第二应力释放层、第三应力释放层、发光层和p型氮化镓层；其中，所述缺陷阻挡层为掺杂硅的铝镓氮层，所述第一应力释放层为掺杂硅的氮化镓层，所述第二应力释放层包括多个第一子层和多个第二子层，多个所述第一子层和多个所述第二子层交替层叠设置，每个所述第一子层为未掺杂的铟镓氮层，每个所述第二子层为掺杂硅的氮化镓层，所述第三应力释放层为掺杂硅的铟镓氮层；所述缺陷阻挡层中硅的掺杂浓度低于所述第一应力释放层中硅的掺杂浓度，所述第一应力释放层中硅的的掺杂浓度高于各个所述第二子层中硅的掺杂浓度，各个所述第二子层中硅的掺杂浓度低于所述第三应力释放层中硅的掺杂浓度。可选地，所述发光层包括多个量子阱层和多个量子垒层，多个所述量子阱层和多个所述量子垒层交替层叠设置，每个所述量子阱层为铟镓氮层，每个所述量子垒层为氮化镓层；各个所述第一子层的生长温度比每个所述量子阱层的生长温度高50℃～100℃，各个所述第二子层的生长温度比每个所述量子垒层的生长温度高20℃～50℃。本发明实施例提供的技术方案带来的有益效果是：通过在n型gan层和发光层之间的设置缺陷阻挡层、第一应力释放层、第二应力释放层、第三应力释放层，缺陷阻挡层为硅低掺杂的铝镓氮层，第一应力释放层为硅高掺杂的氮化镓层，第二应力释放层为未掺杂的铟镓氮层和硅低掺杂的氮化镓层的超晶格结构，第三应力释放层为硅高掺杂的铟镓氮层，一方面第一应力释放层、第二应力释放层、第三应力释放层的晶格常数介于n型氮化镓层和发光层之间，有利于减小n型氮化镓层和发光层之间的晶格失配，从而减小发光层生长时积累的应力，起到释放底层应力的作用，可以减少量子阱层和量子垒层交替生长时产生的应力，减少由于应力过大导致的发光层内的晶格缺陷，从而增加电子和空穴的辐射复合效率，最终提高了发光二极管的内量子效率；另一方面缺陷阻挡层、第一应力释放层、第二应力释放层、第三应力释放层中硅的掺杂浓度高低交替，使其整体结构的电阻也是高低交替(硅掺杂浓度浓度高的部分电阻低，硅掺杂浓度低的部分电阻高)，电阻高的部分可以减缓电子迁移的速度，使更多的电子能留在发光区域与空穴复合发光，减少越过发光层溢流到p型氮化镓层层的电子数量，同时电阻高的部分中间穿插的电阻低的结构又使整体电阻不会过大，从而避免出现正向电压太高的问题。附图说明为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本发明实施例一提供的一种发光二极管外延片的结构示意图；图2是本发明实施例一提供的第二应力释放层的结构示意图；图3是本发明实施例二提供的一种发光二极管外延片的制备方法的流程图；图4是本发明实施例三提供的一种发光二极管外延片的制备方法的流程图。具体实施方式为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。实施例一本发明实施例提供了一种发光二极管的外延片，参见图1，该外延片包括衬底10以及依次层叠在衬底10上的缓冲层20、未掺杂氮化镓层30、缺陷阻挡层41、第一应力释放层42、第二应力释放层43、第三应力释放层44、n型氮化镓层50、多量子阱层60和p型氮化镓层70。在本实施例中，如图1所示，缓冲层20层叠在衬底10上，未掺杂氮化镓层30层叠在缓冲层20上，缺陷阻挡层41层叠在未掺杂氮化镓层30上，第一应力释放层42层叠在缺陷阻挡层41上，第二应力释放层43层叠在第一应力释放层42上，第三应力释放层44层叠在第二应力释放层43上，n型氮化镓层50层叠在第三应力释放层44上，多量子阱层60层叠在n型氮化镓层50上，p型氮化镓层70层叠在多量子阱层60上。具体地，缺陷阻挡层41为掺杂硅的铝镓氮层，第一应力释放层42为掺杂硅的氮化镓层，参见图2，第二应力释放层43包括多个第一子层43a和多个第二子层43b，多个第一子层43a和多个第二子层43b交替层叠设置，每个第一子层43a为未掺杂的铟镓氮层，每个第二子层43b为掺杂硅的氮化镓层，第三应力释放层44为掺杂硅的铟镓氮层。缺陷阻挡层41中硅的掺杂浓度低于第一应力释放层42中硅的掺杂浓度，第一应力释放层42中硅的的掺杂浓度高于各个第二子层43b中硅的掺杂浓度，各个第二子层43b中硅的掺杂浓度低于第三应力释放层44中硅的掺杂浓度。本发明实施例通过在n型gan层和发光层之间的设置缺陷阻挡层、第一应力释放层、第二应力释放层、第三应力释放层，缺陷阻挡层为硅低掺杂的铝镓氮层，第一应力释放层为硅高掺杂的氮化镓层，第二应力释放层为未掺杂的铟镓氮层和硅低掺杂的氮化镓层的超晶格结构，第三应力释放层为硅高掺杂的铟镓氮层，一方面第一应力释放层、第二应力释放层、第三应力释放层的晶格常数介于n型氮化镓层和发光层之间，有利于减小n型氮化镓层和发光层之间的晶格失配，从而减小发光层生长时积累的应力，起到释放底层应力的作用，可以减少量子阱层和量子垒层交替生长时产生的应力，减少由于应力过大导致的发光层内的晶格缺陷，从而增加电子和空穴的辐射复合效率，最终提高了发光二极管的内量子效率；另一方面缺陷阻挡层、第一应力释放层、第二应力释放层、第三应力释放层中硅的掺杂浓度高低交替，使其整体结构的电阻也是高低交替(硅掺杂浓度浓度高的部分电阻低，硅掺杂浓度低的部分电阻高)，电阻高的部分可以减缓电子迁移的速度，使更多的电子能留在发光区域与空穴复合发光，减少越过发光层溢流到p型氮化镓层层的电子数量，同时电阻高的部分中间穿插的电阻低的结构又使整体电阻不会过大，从而避免出现正向电压太高的问题。可选地，缺陷阻挡层41中硅的掺杂浓度可以为1017cm-3～1018cm-3。若缺陷阻挡层41中硅的掺杂浓度小于1017cm-3，则会由于电子浓度太低而导致正向电压vf升高；若缺陷阻挡层41中硅的掺杂浓度大于1018cm-3，则会由于电子浓度太高而达不到阻挡电子的效果。优选地，缺陷阻挡层41的厚度可以为50nm～200nm。若缺陷阻挡层41的厚度小于50nm，则会由于过薄而无法起到阻挡电子和缺陷的作用；若缺陷阻挡层41的厚度大于200nm，则会由于太厚而导致电阻太大，出现正向电压vf太高的问题。可选地，第一应力释放层42中硅的掺杂浓度可以大于1019cm-3。若第一应力释放层42中硅的掺杂浓度小于1019cm-3，则起不到降低正向电压vf的作用。优选地，第一应力释放层42的厚度可以为100～300nm。若第一应力释放层42的厚度小于100nm，则起不到降低正向电压vf和释放应力的作用；若第一应力释放层42的厚度大于300nm，则可能由于厚度过厚而增加缺陷。可选地，每个第二子层43b中硅的掺杂浓度可以为1017cm-3～1018cm-3。若第二子层43b中硅的掺杂浓度小于1017cm-3，则会由于电子浓度太低而导致正向电压vf高；若第二子层43b中硅的掺杂浓度大于1018cm-3，则会由于电子浓度太高而达不到阻挡电子的效果。优选地，第二子层43b的厚度可以为50nm～100nm。若第二子层43b的厚度小于50nm，则会由于过薄而无法起到阻挡电子和释放应力的作用；若第二子层43b的厚度大于100nm，则会由于太厚导致电阻太大，出现正向电压vf太高的问题。可选地，第三应力释放层44中硅的掺杂浓度可以大于1019cm-3。若第三应力释放层44中硅的掺杂浓度小于1019cm-3，则起不到降低正向电压vf的作用。优选地，第三应力释放层44的厚度可以为100～300nm。若第三应力释放层44的厚度小于100nm，则起不到释放应力的作用；若第三应力释放层44的厚度大于300nm，则可能由于厚度过厚而增加缺陷。可选地，第一子层43a的厚度可以为1nm～5nm。若第一子层43a的厚度小于1nm，则起不到释放应力的作用；若第一子层43a的厚度大于5nm，则会由于铟镓氮层太厚而导致应力增加。可选地，第二子层43b的数量与第一子层43a的数量相同，第一子层43a的数量可以为2～20个。若第一子层43a的数量小于2个，则起不到释放应力的作用；若第一子层43a的数量大于20个，则可能会由于过厚而增加应力。具体地，发光层可以包括多个量子阱层和多个量子垒层，多个量子阱层和多个量子垒层交替层叠设置，每个量子阱层为铟镓氮层，每个量子垒层为氮化镓层。可选地，各个第一子层中铟组分的含量与每个量子阱层中铟组分的含量之比可以大于0且小于0.2。若各个第一子层中铟组分的含量与每个量子阱层中铟组分的含量之比达到0.2，则可能由于第一子层的势垒太低而导致对电子的限制作用太大，减少了越过第一子层到达量子阱层的电子总数，不利于提高发光二极管的内量子效率。具体地，衬底的材料可以为蓝宝石，也可以为其它材料，如氮化硅、氮化镓、单晶硅等。缓冲层可以为氮化镓层，厚度为20nm～40nm。未掺杂氮化镓层的厚度为0.5μm～2μm。n型氮化镓层为掺杂硅的氮化镓层，厚度为0.8μm～3μm，硅的掺杂浓度为1018cm-3～1019cm-3。量子阱层的厚度为2nm～3nm，量子垒层的厚度为5nm～30nm，量子垒层的数量与量子阱层的数量相同，量子阱层的数量为6～15个。p型氮化镓层为掺杂镁的氮化镓层，厚度为0.3μm～0.5μm。实施例二本发明实施例提供了一种发光二极管的外延片制备方法，适用于制备实施例一提供的外延片，参见图3，该制备方法包括：步骤101：提供一衬底。在具体实现中，会先在氢气气氛里对衬底进行退火处理，再将温度控制为1050℃～1180℃，进行氮化处理10分钟，以清洁衬底表面。步骤102：在衬底上依次生长缓冲层、未掺杂氮化镓层、n型氮化镓层、缺陷阻挡层、第一应力释放层、第二应力释放层、第三应力释放层、发光层和p型氮化镓层。在本实施例中，缺陷阻挡层为掺杂硅的铝镓氮层，第一应力释放层为掺杂硅的氮化镓层，第二应力释放层包括多个第一子层和多个第二子层，多个第一子层和多个第二子层交替层叠设置，每个第一子层为未掺杂的铟镓氮层，每个第二子层为掺杂硅的氮化镓层，第三应力释放层为掺杂硅的铟镓氮层；缺陷阻挡层中硅的掺杂浓度低于第一应力释放层中硅的掺杂浓度，第一应力释放层中硅的的掺杂浓度高于各个第二子层中硅的掺杂浓度，各个第二子层中硅的掺杂浓度低于第三应力释放层中硅的掺杂浓度。本发明实施例通过在n型gan层和发光层之间的设置缺陷阻挡层、第一应力释放层、第二应力释放层、第三应力释放层，缺陷阻挡层为硅低掺杂的铝镓氮层，第一应力释放层为硅高掺杂的氮化镓层，第二应力释放层为未掺杂的铟镓氮层和硅低掺杂的氮化镓层的超晶格结构，第三应力释放层为硅高掺杂的铟镓氮层，一方面第一应力释放层、第二应力释放层、第三应力释放层的晶格常数介于n型氮化镓层和发光层之间，有利于减小n型氮化镓层和发光层之间的晶格失配，从而减小发光层生长时积累的应力，起到释放底层应力的作用，可以减少量子阱层和量子垒层交替生长时产生的应力，减少由于应力过大导致的发光层内的晶格缺陷，从而增加电子和空穴的辐射复合效率，最终提高了发光二极管的内量子效率；另一方面缺陷阻挡层、第一应力释放层、第二应力释放层、第三应力释放层中硅的掺杂浓度高低交替，使其整体结构的电阻也是高低交替(硅掺杂浓度浓度高的部分电阻低，硅掺杂浓度低的部分电阻高)，电阻高的部分可以减缓电子迁移的速度，使更多的电子能留在发光区域与空穴复合发光，减少越过发光层溢流到p型氮化镓层层的电子数量，同时电阻高的部分中间穿插的电阻低的结构又使整体电阻不会过大，从而避免出现正向电压太高的问题。具体地，发光层可以包括多个量子阱层和多个量子垒层，多个量子阱层和多个量子垒层交替层叠设置，每个量子阱层为铟镓氮层，每个量子垒层为氮化镓层。可选地，各个第一子层的生长温度可以比每个量子阱层的生长温度高50℃～100℃。若各个第一子层的生长温度与每个量子阱层的生长温度的差值小于50℃，则容易由于温度太低而引入新的缺陷；若各个第一子层的生长温度与每个量子阱层的生长温度的差值大于100℃，则可能影响铟镓氮层中铟组分的并入。可选地，各个第二子层的生长温度可以比每个量子垒层的生长温度高20℃～50℃℃。若各个第二子层的生长温度与每个量子垒层的生长温度的差值小于-20℃，则可能起不到释放应力的效果；若各个第二子层的生长温度与每个量子垒层的生长温度的差值大于50℃，可能会有温度太高而影响第一子层的铟析出，导致晶体质量较差。在本实施例中，整个过程采用金属有机化合物化学气相沉淀(英文：meta1organicchemicalvapordeposition，简称：mocvd)反应腔实现，实现时以三甲基镓(tmga)作为镓源，高纯氨气(nh3)作为氮源，三甲基铟作为铟源，三甲基铝作为铝源，n型掺杂剂选用硅烷，p型掺杂剂选用二茂镁。具体地，缓冲层可以为氮化镓层，生长缓冲层时，可以通入tmga源和nh3，控制温度为450℃～600℃，压力为400torr～600torr，生长厚度为20nm～40nm的氮化镓层。生长未掺杂氮化镓层时，通入tmga源和nh3，控制温度为1000℃～1200℃，压力为50torr～760torr，生长厚度为0.5μm～2μm的氮化镓层。生长n型氮化镓层时，控制温度为1000℃～1200℃，压力为50torr～760torr，生长厚度为0.8μm～3μm、硅掺杂浓度为1018cm-3～1019cm-3的氮化镓层。生长缺陷阻挡层时，控制温度为1000℃～1200℃，压力为200torr～400torr，生长厚度为50nm～200nm、硅掺杂浓度为1017cm-3～1018cm-3的铝镓氮层。生长第一应力释放层时，控制温度为950℃～1100℃，压力为200torr～400torr，生长厚度为100～300nm、硅掺杂浓度达到1019cm-3的氮化镓层。生长第二应力释放层时，控制压力为200torr～400torr，交替生长厚度为50nm～150nm、硅掺杂浓度为1017cm-3～1018cm-3的氮化镓层和厚度为1nm～5nm的未掺杂的铟氮化镓层，铟镓氮层的生长温度为750℃～950℃，氮化镓层的生长温度为820℃～1000℃，氮化镓层的数量与铟镓氮层的数量相同，铟镓氮层的数量为2～20个。生长第三应力释放层时，控制温度为850℃～950℃，压力为200torr～400torr，生长厚度为100～300nm、硅掺杂浓度达到1019cm-3的氮化镓层。生长发光层时，控制压力为200torr～400torr，交替生长厚度为2nm～3nm的铟镓氮层和厚度为5nm～30nm的氮化镓层，铟镓氮层的生长温度为700℃～850℃，氮化镓层的生长温度为800℃～950℃，氮化镓层的数量与铟镓氮层的数量相同，铟镓氮层的数量为6～15个。生长p型氮化镓层时，控制温度为950℃～1150℃，压力为50torr～760torr，生长厚度为0.4μm的掺杂镁的氮化镓层。需要说明的是，在本实施例中，第一应力释放层、第二应力释放层、第三应力释放层的生长温度低于n型氮化镓层的生长温度，且接近发光层的生长温度，也有利于释放底层至n型氮化镓层积累的应力。可选地，在生长缓冲层之后，该制备方法还可以包括：停止通入tmga源，控制温度为1000℃～1200℃，对缓冲层进行5分钟～10分钟的原位退火。需要说明的是，在外延生长结束之后，先将反应腔的温度控制在700℃～800℃之间，在纯氮气氛围下进行5分钟～15分钟的退火处理，再将反应腔的温度降至室温。随后，将外延片经过清洗、沉积、光刻和刻蚀等半导体加工工艺制成单颗芯片。实施例三本发明实施例提供了一种发光二极管的外延片的制备方法，本实施例提供的制备方法是实施例三提供的制备方法的一种具体实现。具体地，参见图4，该制备方法包括：步骤201：提供一蓝宝石衬底。步骤202：控制生长温度为575℃，生长压力为500torr，在蓝宝石衬底上生长厚度为30nm的氮化镓层，形成缓冲层。步骤203：控制生长温度为1100℃，生长压力为405torr，在成核层上生长厚度为1.25μm的未掺杂氮化镓层。步骤204：控制生长温度为1100℃，生长压力为405torr，在未掺杂氮化镓层上生长厚度为1.9μm的n型氮化镓层。步骤205：控制生长温度为1100℃，生长压力为300torr，在n型氮化镓层上生长厚度为125nm、硅掺杂浓度为5*1017cm-3cm-3的铝镓氮层，形成缺陷阻挡层。步骤206：控制生长温度为1025℃，生长压力为300torr，在缺陷阻挡层上生长厚度为200nm、硅掺杂浓度为2*1019cm-3的氮化镓层，形成第一应力释放层。步骤207：控制生长压力为300torr，在第一应力释放层上交替生长10个厚度为100nm、硅掺杂浓度为5*1017cm-3的氮化镓层和10个厚度为3nm的未掺杂的铟氮化镓层，铟镓氮层的生长温度为850℃，氮化镓层的生长温度为910℃，形成第二应力释放层。步骤208：控制生长温度为900℃，生长压力为300torr，生长厚度为100nm、硅掺杂浓度为2*1019cm-3的氮化镓层，形成第三应力释放层。步骤209：控制生长压力为300torr，在第三应力释放层上交替生长10个厚度为2.5nm的铟镓氮量子阱层和10个厚度为17.5nm的氮化镓量子垒层，铟镓氮量子阱层的生长温度为775℃，氮化镓量子垒层的生长温度为875℃，形成发光层。步骤210：控制生长温度为1050℃，生长压力为405torr，在多量子阱层上生长厚度为0.4μm的p型氮化镓层。在本实施例中，缺陷阻挡层、第一应力释放层、第二应力释放层和第三应力释放层的各个参数仅为举例。按照缺陷阻挡层、第一应力释放层、第二应力释放层和第三应力释放层中硅的掺杂浓度的变化，保持缺陷阻挡层、第一应力释放层、第二应力释放层和第三应力释放层的的其它参数不变，其它各层的各个参数也不变，制备出的外延片与现有的外延片(没有缺陷阻挡层、第一应力释放层、第二应力释放层和第三应力释放层，其它参数相同)相比，发光效率提高的比例如下表一所示：表一对比表一可以发现，缺陷阻挡层、第一应力释放层、第二应力释放层和第三应力释放层组成的掺杂浓度高低交替的整体结构中，掺杂浓度高的部分掺杂浓度越高，发光效率越高；同时掺杂浓度低的部分掺杂浓度越低，发光效率越高；由此可见，掺杂浓度高的部分和掺杂浓度低的部分之间掺杂浓度相差越大，发光效率越高。按照第一子层和第二子层的生长温度的变化，保持缺陷阻挡层、第一应力释放层、第二应力释放层和第三应力释放层的的其它参数不变，其它各层的各个参数也不变，制备出的外延片与现有的外延片(没有缺陷阻挡层、第一应力释放层、第二应力释放层和第三应力释放层，其它参数相同)相比，发光效率提高的比例如下表二所示：表二第一子层的生长温度第二子层的生长温度发光效率提高的比例750℃820℃0.2％750℃910℃0.4％750℃1000℃0.3％850℃820℃0.7％850℃910℃0.9％850℃1000℃0.8％950℃820℃0.3％950℃910℃0.55950℃1000℃0.4％对比表二可以发现，随着第一子层的生长温度的升高，发光效率先升高再降低；同时随着第二子层的生长温度，发光效率先升高再降低；由此可见，第一子层的生长温度、第二子层的生长温度在一定的范围内，发光效率最高。上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。当前第1页12